Uruchomić program Xilinx ISE 10.1. Wybrać File/New
Project. W oknie New Project
Wizard podać nazwę projektu (Project name).
Ustawiamy Top-level
source type:
- dla projektu wprowadzanego za pomocą schematu
wybieramy Schematic,
- dla
projektu w języku VHDL lub Verilog – HDL:
Upewnić się, że katalog z plikami (Project
location) rozpoczyna się od C:\Designs\.
Sprawdzamy ustawienia układu FPGA oraz podajemy
preferowany język: VHDL lub Verilog:
Po zapytaniu o podanie nowego pliku, nic nie
wprowadzamy (pliki będziemy dodawać po otwarciu projektu) i naciskamy Next:
Także w następnym oknie nic nie wprowadzamy i naciskamy Next:
Na koniec naciskamy Finish: