Generator parzystości

Zadanie: Zaprojektować układ generujący bit parzystości słowa 6-bitowego. Słowo bitowe podawać poprzez port równegły z wykorzystaniem programu GXSPORT (bity D5-D0). Parzystość wyświetlać na wyświetlaczu LED: E - parzysta liczba "jedynek" w 6-bitowym słowie wejściowym (ang. even), O - nieparzysta liczba jedynek (ang. odd). Segmenty wyświetlacza uaktywniane są podaniem stanu wysokiego. Pamiętać o wyłączeniu procesora i pamięci RAM.

Plik ucf do zadania (Schemat), płytka XS40, układ XC4010XL PC84:
net in0 loc=p44;
net in1 loc=p45;
net in2 loc=p46;
net in3 loc=p47;
net in4 loc=p48;
net in5 loc=p49;
net out0 loc=p25;
net out1 loc=p26;
net out2 loc=p24;
net out3 loc=p20;
net out4 loc=p23;
net out5 loc=p18;
net out6 loc=p19;
# disable RAM and CPU:
net rst loc=p36;
net cs loc=p65;

Plik ucf do zadania (VHDL, Verilog), płytka XS40, układ XC4010XL PC84:
net data_in<0> loc=p44;
net data_in<1> loc=p45;
net data_in<2> loc=p46;
net data_in<3> loc=p47;
net data_in<4> loc=p48;
net data_in<5> loc=p49;
net data_out<0> loc=p25;
net data_out<1> loc=p26;
net data_out<2> loc=p24;
net data_out<3> loc=p20;
net data_out<4> loc=p23;
net data_out<5> loc=p18;
net data_out<6> loc=p19;
# disable RAM and CPU:
net cpu_rst loc=p36;
net ram_cs loc=p65;