Zadaniem jest rozszerzenie
systemu mikroprocesorowego z procesorem MicroBlaze o własny blok I/O opisany na
poziomie RTL w języku VHDL. Następnie należy dla nowego systemu zrealizować
oprogramowanie prezentujące możliwości dodanego układu I/O.
Do realizacji zadania należy
wykorzystać system z ćwiczenia 7. System należy rozbudować, wykorzystując
zmodyfikowany generator sygnału VGA z ćwiczenia 5b lub 8a.
Konfigurację i syntezę
systemu mikroprocesorowego z wykorzystaniem dodatkowego modułu RTL opisuje
następujący screencast:
Moduły peryferyjne
RTL w systemie z procesorem Microblaze
Plik z ograniczeniami
projektowymi dla sygnałów monitora VGA: isp8b.xdc
Generator VGA z ćwiczeń 5b
lub 8a zmodyfikować następująco:
Weryfikacja
układu
Należy zweryfikować układ praktycznie
poprzez zaprogramowanie płytki testowej z układem FPGA. W tym ćwiczeniu nie
wykonuje się symulacji.
Weryfikacja praktyczna na zaliczenie
polega na sprawdzeniu działania układu na płytce FPGA poprzez uruchomienie na
procesorze Microblaze programów testujących napisanych w języku C (i nagranie
tego na filmie):
1.
Pierwszy program
testowy powinien wyświetlić na ekranie monitora VGA kolorowe kwadraty o
wielkości 12x12 pikseli i o kolorze zmieniającym się od 0 do 255. Kwadraty
wyświetlać od lewego górnego rogu ekranu. Kolejne kwadraty wyświetlać na prawo
od poprzednich, a po dojściu do końca wiersza przejść na początek następnego
wiersza. W wierszu powinny się zmieścić 32 kwadraty. Po osiągnięciu koloru 255
zacząć znowu od koloru 0. Wyświetlać aż do dołu ekranu. Ostatni wiersz może być
„obcięty” (341 nie dzieli się na 12). Ze względu na małą dynamikę kamery w
ćwiczeniu zdalnym – ciemniejsze kolory mogą nie być widoczne, a bardzo jasne
mogą się ze sobą „zlewać” i zmieniać barwę na białą.
2.
Napisać dowolny program
demonstracyjny na co najmniej 100 linii kodu wykorzystujący monitor VGA
(wykorzystać przynajmniej dwa kolory poza czernią i bielą).