Rozbudowa systemu MicroBlaze o blok RTL

Treść zadania

Zadaniem jest rozszerzenie systemu mikroprocesorowego z procesorem MicroBlaze o własny blok I/O opisany na poziomie RTL w języku VHDL. Następnie należy dla nowego systemu zrealizować oprogramowanie prezentujące możliwości dodanego układu I/O.

Do realizacji zadania należy wykorzystać system z ćwiczenia 7. System należy rozbudować, wykorzystując zmodyfikowany generator sygnału VGA z ćwiczenia 5b lub 8a.

Konfigurację i syntezę systemu mikroprocesorowego z wykorzystaniem dodatkowego modułu RTL opisuje następujący screencast:

Moduły peryferyjne RTL w systemie z procesorem Microblaze

Plik z ograniczeniami projektowymi dla sygnałów monitora VGA: isp8b.xdc

Generator VGA z ćwiczeń 5b lub 8a zmodyfikować następująco:

• Rozdzielczość obrazu: 384 pikseli poziomo, 341 pikseli pionowo (razem to daje 130944 pikseli i prawie całkowicie wykorzystuje 128kB pamięci BRAM przeznaczonej na bufor ramki).
• Każdy piksel zajmuje jeden bajt pamięci obrazu, kolory są mapowane następująco:
  bit7 – red_o(3)
  bit6 – red_o(2)
  bit5 – red_o(1)
  bit4 – green_o(3)
  bit3 – green_o(2)
  bit2 – green_o(1)
  bit1 – blue(3)
  bit0 – blue(2)
• Niewykorzystane sygnały kolorów (red_o(0), green_o(0), blue_o(1), blue_o(0)) ustawić na ‘0’ logiczne.
• Należy pamiętać o tym, że pamięć obrazu ma w tym projekcie 32-bitową szerokość magistrali danych i w związku z tym w jednym odczycie uzyskujemy 4 piksele.
• Dwa najmłodsze bity magistrali adresowej addrb nie są wykorzystywane i powinny mieć wartość ”00”. Górne 15 bitów tej magistrali także nie są wykorzystywane – wszystkie ustawić na ‘0’.
• Nie wykorzystujemy sygnału dinb pamięci BRAM (wszystkie bity ustawić na ‘0’).
• Nie wykorzystujemy sygnału web pamięci BRAM (wszystkie bity ustawić na ‘0’).
• Nie wykorzystujemy sygnału rstb pamięci BRAM (ustawić na ‘0’).
• Nie wykorzystujemy sygnału enb pamięci BRAM (ustawić na ‘1’).

Weryfikacja układu

Należy zweryfikować układ praktycznie poprzez zaprogramowanie płytki testowej z układem FPGA. W tym ćwiczeniu nie wykonuje się symulacji.

Weryfikacja praktyczna na zaliczenie polega na sprawdzeniu działania układu na płytce FPGA poprzez uruchomienie na procesorze Microblaze programów testujących napisanych w języku C oraz zaprezentowanie rezultatów prowadzącemu laboratorium:

1. Pierwszy program testowy powinien wyświetlić na ekranie monitora VGA kolorowe kwadraty o wielkości 12x12 pikseli i o kolorze zmieniającym się od 0 do 255. Kwadraty wyświetlać od lewego górnego rogu ekranu. Kolejne kwadraty wyświetlać na prawo od poprzednich, a po dojściu do końca wiersza przejść na początek następnego wiersza. W wierszu powinny się zmieścić 32 kwadraty. Po osiągnięciu koloru 255 zacząć znowu od koloru 0. Wyświetlać aż do dołu ekranu. Ostatni wiersz może być „obcięty” (341 nie dzieli się na 12).

2. Napisać dowolny program demonstracyjny na co najmniej 100 linii kodu wykorzystujący monitor VGA (wykorzystać przynajmniej dwa kolory poza czernią i bielą).