Inżynieria układów i systemów scalonych

Laboratorium

Ćwiczenie 1

Badanie prostego wzmacniacza operacyjnego CMOS

1. Wstęp

Ćwiczenie ma na celu wykonanie szeregu symulacji elektrycznych prostego wzmacniacza CMOS przy użyciu symulatora PSPICE. Wzmacniacze operacyjne są bardzo szeroko stosowanymi blokami systemów analogowych jak również i cyfrowych. W niniejszym ćwiczeniu badane są wybrane parametry napięciowego wzmacniacza operacyjnego CMOS zaprojektowanego w technologii CMOS nwell 0.5um Amis C05.

2. Przygotowanie do laboratorium

Przed przystąpieniem do wykonania ćwiczenia należy odświeżyć wiadomości dotyczące budowy i działania wzmacniaczy operacyjnych jak również należy zapoznać się z obsługą symulatora PSPICE. Na końcu niniejszego opracowania podana jest niezbędna literatura.

3. Badany układ wzmacniacza operacyjnego CMOS

Schemat badanego wzmacniacza przedstawiony jest na rys. 1. Modele tranzystorów MOS umieszczone są w załączniku A. Nazwy węzłów są oznaczone na schemacie kursywą. Wzmacniacz zasilany jest z niesymetrycznego źródła napięciowego o wydajności 3V. Poziom masy sygnałowej należy ustalić na równy 1.5V.

Rys. 1. Schemat badanego, prostego wzmacniacza operacyjnego CMOS. Kursywą podane są wymagane nazwy węzłów.

4. Zadania do wykonania

W ramach ćwiczenia należy wykonać badania symulacyjne wzmacniacza wg zamieszczonej poniżej listy. Wyniki symulacji jak również wyniki wykonania pozostałych poleceń należy umieścić w protokole, którego wzór znajduje się w załączniku C. Załącznik ten, po wypełnieniu, należy przesłać pocztą elektroniczną na adres wskazany przez prowadzącego zajęcia. Jeśli nie wymagano inaczej, wszelkie parametry należy wyznaczyć dla V(out)=1.5V:

A) Należy wyznaczyć wejściowe napięcie niezrównoważenia i jeśli nie podano tego inaczej wszystkie inne symulacje należy przeprowadzać przy założeniu podania na wejście napięcia stałego równego napięciu niezrównoważenia.

B) Wykonaj analizę stałoprądową i podaj ile wynoszą prądy stałe polaryzujące kolejne stopnie wzmacniające.

C) Należy wyznaczyć wzmocnienie napięciowe w otwartej pętli sprzężenia zwrotnego.

D) Należy wyznaczyć współczynnik CMRR.

E) Należy wyznaczyć współczynnik PSRR.

F) Należy wyznaczyć zniekształcenia nieliniowe dla sygnału wejściowego o amplitudzie 0.5V i częstotliwości 10kHz przy konfiguracji wzmacniacza jako wtórnik napięciowy i przy obciążeniu rezystancją 10k (do masy sygnałowej).

G) Należy sprawdzić czy wzmacniacz jest wewnętrznie skompensowany i wyznaczyć zapas fazy i amplitudy tej kompensacji oraz częstotliwość bieguna dominującego.

H) Należy założyć, że tranzystory MOS mają 0.5% rozrzuty napięcia progowego oraz współczynnika transkonduktancji (należy dodać lub sprawdzić opcję DEV łącznie z odpowiednią wartością przy parametrach VTH0 oraz TOX w modelach tranzystorów MOS). Następnie należy wykonać 100 krotną analizę Monte Carlo (w skrócie MC) i wyznaczyć zakres zmian wzmocnienia napięciowego w otwartej pętli (zapewniając kompensację wejściowego napięcia niezrównoważenia tj., dla V(out)=1.5V).

I) Należy wykonać analizę MC jw. ale zbadać zakres występujących wartości wejściowego napięcia niezrównoważenia.

J) Należy podać wnioski końcowe (skomentować uzyskane wyniki oraz zaproponować możliwe modyfikacje wzmacniacza) i uwagi co do zakresu ćwiczenia.

5. Literatura

[1] Z. Staszak., J. Glinianowicz, D. Czarnecki, skrypt pt. „Układy elektroniczne liniowe”.

[2] A. Guziński, „Liniowe elektroniczne układy analogowe”, WNT 1992.

[3] J. Izydorczyk, „PSpice komputerowa symulacja układów elektronicznych”, Helion, 1993.

[4] B. Pankiewicz, materiały pomocnicze do przedmiotu „Inżynieria układów i systemów scalonych”, Gdańsk 2009.

6. Dodatki:

A) Plik z modelami tranzystorów MOS wykorzystywanymi w ćwiczeniu MODELE

B) Lista połączeń – sam wzmacniacz, należy dodać napięcia zasilające, pobudzające i wymagane analizy:

wzmacniacz operacyjny

************** tranzystory ************************

M1 1 in_m 3 0 nfet W=24u L=1.5u

M2 2 in_p 3 0 nfet W=24u L=1.5u

M3 1 1 vdd vdd pfet W=5.4u L=1.5u

M4 2 1 vdd vdd pfet W=5.4u L=1.5u

M5 out 2 vdd vdd pfet W=5.4u L=1.5u M=20

M6 3 4 0 0 nfet W=5.4u L=1.5u

M7 out 4 0 0 nfet W=5.4u L=1.5u M=10

************** bias *******************************

M8 4 4 0 0 nfet W=5.4u L=1.5u

M9 4 4 vdd vdd pfet W=1.2u L=1.5u

************** kompensacja czestotliwosciowa ******

Cc out 2 0.5p

*************** zasilanie *************************

Vdd vdd 0 3V

*************** obciazenie ************************

CL out 0 1p

*************** pobudzenia i analizy **************

C) Tabela – wzór protokołu.

Ćwiczenie 1 - laboratorium IUSS Badanie prostego wzmacniacza operacyjnego CMOS
L.p.	Nazwa / opis	Wartość
1	Data wykonania
2	Osoby które wykonały ćwiczenie
3	A. Wejściowe napięcie niezrównoważenia
4	B. Prądy polaryzujące poszczególne stopnie wzmacniające.
5	C. Wzmocnienie napięciowe w otwartej pętli sprzężenia zwrotnego.
6	D. CMRR
7	E. PSRR
8	F. THD.
9	G. Zapas fazy, amplitudy, częstotliwość bieguna dominującego.
10	H. MC – zakres zmian wzmocnienia napięciowego w otwartej pętli sprzężenia zwrotnego.
11	I. MC – zakres zmian wejściowego napięcia niezrównoważenia.
12	J. Wnioski końcowe:

Ćwiczenie opracował Bogdan Pankiewicz, Gdańsk, październik 2009

Modyfikacja Jacek Jakusz, październik 2012