Laboratorium do przedmiotu „Inżynieria układów i systemów scalonych”.

1. Organizacja i zasady wykonywania ćwiczeń.

W ramach laboratorium należy wykonać 3 ćwiczenia zasadnicze poprzedzone ćwiczeniami wprowadzającymi. Ćwiczenia wprowadzające mają na celu zaznajomienie z zasadami obsługi oprogramowania dostępnego w laboratorium. Ćwiczenia zasadnicze podlegają ocenie i średnia uzyskana z poszczególnych ćwiczeń i przygotowań do ćwiczeń stanowi oceną końcową. Ćwiczenia można wykonywać samodzielnie lub w grupach dwuosobowych. Każde z ćwiczeń zasadniczych kończy się wypełnieniem stosownego protokołu, którego wzór znajduje się w załączniku do wykonywanego ćwiczenia. Załącznik ten po wypełnieniu przy użyciu programu Open Office należy przesłać elektronicznie na adres wskazany przez prowadzącego zajęcia. Czas wykonania każdego ćwiczenia zasadniczego wynosi 4 godziny laboratoryjne. Przed przystąpieniem do wykonania ćwiczenia należy zapoznać się z jego opisem dostępnym na stronie lab_iuss.htm oraz przygotować się teoretycznie w zakresie znajomości zagadnień związanych z badanym układem.

2. Kryterium wystawienia oceny.

Ocenę końcową stanowi średnia uzyskana ze sprawozdań oraz przygotowania do zajęć. Należy obowiązkowo wykonać wszystkie trzy przewidziane programem laboratorium ćwiczenia.

3. Literatura:

1) Z. Staszak., J. Glinianowicz, D. Czarnecki, skrypt pt. „Układy elektroniczne liniowe”.

2) A. Guziński, „Liniowe elektroniczne układy analogowe”, WNT 1992.

3) J. Izydorczyk, „PSpice komputerowa symulacja układów elektronicznych”, Helion, 1993.

5) R. L. Geiger, P. E. Allen, N. R. Strader, „VLSI design techniques for analog and digital circuits“, McGraw-Hill 1990. (str. 19-27 uzysk produkcyjny, okno procesu, str. 39 – elektromigracja, str. - 61 zatrzaskiwanie się układów CMOS, str. 62 – zabezpieczanie wejść przed ładunkiem elektrostatycznym)

6) P. E. Allen, D. R. Holberg, „ CMOS analog circuit design“, Sunders College Publishing, 1987.

7) P. R. Gray, R. G. Meyer, ”Analysis and design of analog integrated circuits”, John Wiley & Son, Inc. 1993.

8) P. Gajewski, J. Turczyński, „ Cyfrowe układy scalone CMOS”, WKŁ 1990. (zabezpieczenie przed ładunkiem elektrostatycznym str. 31-37).

9) „Matching properties of MOS transistors”, M. Pelgrom, A. Duinmaijer, A. Welbres, IEEE Journal of Solid-State Circuits, vol.. 24, no. 5, October 1989.