Pytania do przedmiotu „Projektowanie układów ASIC”

rok 2005/06 semestr letni.

1) Podaj jakie są składowe kosztów produkcji układów scalonych i krótko je omów.

2) Podaj możliwe przyczyny powstawania defektów układów scalonych.

3) Podaj model Poisson uzysku technologicznego.

4) Podaj model Seeds uzysku technologicznego.

5) Podaj model Murphy uzysku technologicznego.

6) Co to jest uzysk technologiczny na poziomie płytki półprzewodnikowej?

7) Co to jest okno procesu technologicznego?

8) Co to jest dopasowanie elementów w obrębie układu scalonego i od czego jest zależne?

9) Podaj metody uzyskania lepszego dopasowania elementów w strukturze układu scalonego.

10) Co to jest wskaźnik możliwości i jakie jego wartości zapewniają sensowny uzysk produkcyjny dla układów analogowych.

11) Co to są uszkodzenia twarde i miękkie i jakie rodzaje układów są na nie podatne?

12) Na czym polega zjawisko elektromigracji i jak można go uniknąć?

13) Na czym polega zjawisko zatrzaskiwania się układów, w jakiej technologii występuje i jak można go uniknąć?

14) Dlaczego i dla jakich układów istotne jest zabezpieczanie wyprowadzeń przed ładunkami elektrostatycznymi?

15) Podaj układy zabezpieczeń przed ładunkami elektrostatycznymi. Jakie wyprowadzenia są narażone na ładunki elektrostatyczne?

16) Podaj typowy układ bufora sygnałów analogowych.

17) Jakie parametry są istotne dla elementów buforów zewnętrznych sygnałów analogowych?

18) Jakie funkcje powinien spełniać układ realizujący sprzężenie analogowego rdzenia układu scalonego i wyprowadzenia zewnętrznego?

19) Podaj schemat inwertera CMOS. W jakich zakresach pracują jego tranzystory w zależności od wartości napięcia wejściowego?

20) Narysuj schemat inwertera kluczowanego.

21) Narysuj schemat bramki transmisyjnej. Podaj wykres rezystancji bramki w zależności od wartości napięcia wejściowego. Czy jest możliwe uzyskanie bramki transmisyjnej o stałej i niezależnej od napięcia wejściowego wartości rezystancji? Co to jest stała czasowa procesu?

22) Narysuj schemat bramki NAND i NOR w technologii CMOS. W jaki sposób można zwiększyć liczbę wejść bramki i czy są jakieś ograniczenia dotyczące maksymalnej liczby wejść?

23) Podaj schemat blokowy przerzutnika typu D.

24) Podaj definicję stałe czasowej procesu CMOS.

25) Od czego zależy czas propagacji bramki CMOS?

26) Która bramka NAND czy NOR jest lepsza pod względem średniego czasu propagacji? Uzasadnij odpowiedź.

27) Jaki wpływ na czasy przełączeń bramek CMOS mają pojemności połączeń?

28) Jaki wpływ na czasy przełączeń bramek CMOS ma stosowanie wielokrotnego obciążania?

29) Jakie skutki czasowe daje stosowanie bramek o nie minimalnych wymiarach?

30) Jaką technikę stosuje się w celu zmniejszenia opóźnienia bramek sterujących dużymi pojemnościami (np. bramek wyjściowych)?

31) Podaj współczynnik powiększenia wymiarów buforów wyjściowych zapewniający minimalne opóźnienie takiego łańcucha bramek.

32) Jakie niekorzystne efekty są związane z zastosowaniem kaskady buforów wyjściowych jako bufor wyjściowy układu cyfrowego?

33) Podaj funkcje, które powinien realizować bufor w układzie cyfrowym.

34) Co to jest rezystancja termiczna i jaki ma wpływ na maksymalną moc wydzielaną w układzie scalonym?

35) Jakie główne czynniki wywołują pobór mocy w cyfrowych układach scalonych CMOS?

36) Ile wynosi moc tracona w układzie cyfrowym CMOS związana z przełączaniem pojemności wewnętrznych układu?

37) Co to są zakłócenia?

38) Podaj klasyfikację zakłóceń dla układów cyfrowych.

39) Jakie węzły są podatne na zakłócenia spowodowane sprzężeniami pojemnościowymi?

40) Jakie układy są wrażliwe na zakłócenia spowodowane przez sprzężenie rezystancyjne?

41) Co to jest margines zakłóceń?

42) Ile wynosi margines zakłóceń dla inwertera CMOS?

43) Podaj zalety układów mieszanych analogowo – cyfrowych.

44) Jakie są główne czynniki utrudniające projektowanie układów mieszanych?

45) Podaj techniki zmniejszenia zakłóceń w układach mieszanych.

46) W jaki sposób projektuje się obwody zasilania układów scalonych? Uzasadnij odpowiedź.

47) Co to jest przesunięcie czasowe zegara i jaki ma wpływ na pracę układów sekwencyjnych?

48) Podaj stosowane architektury ścieżki zegarowej.

49) Podaj dowolny algorytm trasowania drzewa zegarowego.

50) Czy możliwe jest uzyskanie drzewa zegarowego z zerowym przesunięciem czasowym zegara?

51) Jakie modele są stosowane do szacowania opóźnień ścieżek zegarowych?

52) Podaj ogólny uproszczony przebieg procesu projektowania układu cyfrowego.

53) Co to jest ekstrakcja schematu elektrycznego?

54) W jakim celu wykonuję się ekstrakcję schematu elektrycznego?

55) Jakie są podstawowe kroki niezbędne do wykonania ekstrakcji schematu elektrycznego?

56) Na czym polega ekstrakcja hierarchiczna jakie ma zalety i wady?

57) W jakim etapie procesu produkcji wykonuje się testowanie układów scalonych?

58) Co to jest sprzęt ATE i jakie jego rodzaje się wyróżnia?

59) Z jakich głównych bloków funkcjonalnych składa się sprzęt ATE?

60) Na czym polega projektowanie układów z uwzględnieniem testowania?

61) Jakie są techniki projektowania z uwzględnieniem testowania układów analogowych i mieszanych?

62) Jakie techniki projektowania z uwzględnieniem testowania stosuje się dla układów cyfrowych?

63) Co to jest wbudowany układ testujący, z jakich elementów jest złożony?

64) Na czym polega testowanie z użyciem wiązki elektronów? Jakie ma zalety i wady?

65) Narysuj architekturę układu scalonego wyposażonego w interfejs IEEE 1149.1.

66) Podaj obowiązkowe rejestry występujące u układzie zgodnym z IEEE1149.1.

67) Podaj opcjonalne rejestry występujące u układzie zgodnym z IEEE1149.1.

68) Narysuj schemat blokowy rejestru brzegowego.

69) Narysuj schemat przykładowej komórki rejestru brzegowego.

70) Do czego służą instrukcje: EXTEST, INTEST, BYPASS, IDCODE, USERCODE, RUNBIST, CLAMP, HIGHZ, SAMPLE, PRELOAD?

71) Jakie instrukcje są nieinwazyjne a jakie inwazyjne (z dostępem do wyprowadzeń I/O)?

72) Podaj korzyści i wady wynikające ze stosowania standardu IEEE1149.1.

73) Co to są wektory testowe równoległe PTV i szeregowe STV?

74) Czym różnią się wektory STV i SRV oraz PTV i PRV między sobą?

75) Na czym polega testowanie integralności łańcucha IEEE1149.1?

76) Jaka jest kolejność wykonywanych testów połączeń w 1149.1?

77) Co to są zjawiska nakładania i zaskakiwania przy testowaniu 1149.1?

78) Podaj przykłady stosowanych wektorów testowych.

79) Na czym polega test poszerzony z użyciem 1149.1?

80) Jaki zakres wykonywanych testów umożliwia standard IEEE1149.1?

81) Podaj architekturę układu wyposażonego w interfejs zgodny z IEEE1149.4.

82) Jaki zakres uszkodzeń można wykryć przy użyciu standardu 1149.4?

83) Jakie rodzaje kluchy sygnałowych są wykorzystywane w blokach układu zgodnego z 1149.4?

84) Co to jest komórka ABM, DBM oraz TBIC oraz do czego służy w układzie zawierającym interfejs 1149.4?

85) Jak zbudowany jest rejestr rozkazów kontrolera ATAP?

86) Dlaczego stosuje się modyfikację zabezpieczeń ESD w układach wyposażonych w interfejs ieee1149.4?

87) Jakie dodatkowe instrukcje są obowiązkowe w 1149.4 s stosunku do 1149.1?

88) Podaj schemat blokowy przetwornika CA.

89) Co to jest układ pamiętająco – próbkujący? Podaj przykładowe realizacje i przebiegi czasowe.

90) Przedstaw przykładową charakterystykę idealnego przetwornika CA.

91) Co to jest i ile wynosi zakres dynamiki przetwornika CA?

92) Co to jest i ile wynosi stosunek sygnał szum (SNR) dla idealnego przetwornika CA?

93) Co to są błędy wzmocnienia, przesunięcia i liniowości dla przetwornika CA?

94) Co to jest błąd różnicowy a co to jest błąd całkowity liniowości przetwornika CA?

95) Na jakie dwie grupy można podzielić parametry opisujące przetworniki CA? Podaj ich przykłady.

96) Podaj znane Ci typy przetworników CA.

97) Przedstaw zasadę działania przetwornika ze skalowaniem prądu.

98) Przedstaw zasadę działania przetwornika ze skalowaniem napięcia.

99) Przedstaw zasadę działania przetwornika z podziałem ładunków.

100) Przedstaw zasadę działania przetwornika CA z użyciem mieszanych technik skalowania.

101) Przedstaw zasadę działania szeregowego przetwornika CA z redystrybucją ładunków.

102) Przedstaw zasadę działania szeregowego algorytmicznego przetwornika CA.

103) Podaj możliwe błędy statyczne przetwornika AC.

104) Co to jest równoważna rozdzielczość rzeczywistego przetwornika AC?

105) Co to jest współczynnik SFDR?

106) Podaj schemat blokowy i zasadę działania przetwornika AC z przetwarzaniem szeregowym.

107) Podaj schemat blokowy i zasadę działania przetwornika AC z sukcesywnym przybliżaniem.

108) Podaj schemat blokowy i zasadę działania szeregowego algorytmicznego przetwornika AC.

109) Podaj schemat blokowy i zasadę działania równoległego przetwornika AC.

110) Podaj schemat blokowy i zasadę działania potokowego przetwornika AC.

111) Podaj schemat blokowy i zasadę działania samokalibrującego przetwornika AC.

112) Podaj schemat blokowy i zasadę działania przetwornika AC z nadpróbkowaniem. Ile wynosi teoretyczny wzrost dynamiki takiego przetwornika?

113) Podaj tendencje rozwojowe w projektowaniu i produkcji układów ASIC.