Device Usage Page (device_usage_statistics.html)

This HTML page displays the device usage statistics that will be sent to Xilinx. The file also contains predefined XML tags used to simplify processing.
 
Please verify the contents are okay to send to Xilinx!
 
 
Software Version and Target Device
Product Version: ISE:10.1.03 (Foundation Simulator) Target Family: virtex2p
OS Platform: LIN64 Target Device: xc2vp30
Project ID (random number) 31991.7349.10 Target Package: ff896
Registration ID 1A1AAHTRNHPPXTUBNT7J0KAMU Target Speed: -7
Date Generated Fri Jun 11 13:52:02 2010
 
Device Usage Statistics
Macro StatisticsMiscellaneous StatisticsNet StatisticsSite Usage
Multipliers=1
  • 16x16-bit registered multiplier=1
 ROMs=1
  • 16x25-bit ROM=1
 Multiplexers=8
  • 1-bit 9-to-1 multiplexer=8
 Registers=367
  • Flip-Flops=367
 Comparators=3
  • 28-bit comparator less=2
  • 7-bit comparator not equal=1
 Counters=6
  • 11-bit up counter=2
  • 28-bit up counter=1
  • 4-bit up counter=2
  • 5-bit up counter=1
 		MiscellaneousStatistics
  • AGG_BONDED_IO=13
  • AGG_IO=13
  • NUM_4_INPUT_LUT=490
  • NUM_BONDED_IOB=13
  • NUM_BSCAN=1
  • NUM_BUFGMUX=3
  • NUM_DP_RAM=16
  • NUM_LUT_RT=55
  • NUM_MULT18X18=1
  • NUM_RAM32=52
  • NUM_RAMB16=1
  • NUM_SHIFT=1
  • NUM_SLICE=365
  • NUM_SLICE_FF=407
 		NetStatistics
  • NumNets_Active=990
  • NumNets_Gnd=1
  • NumNets_Vcc=1
  • NumNodesOfType_Active_BRAMADDR=21
  • NumNodesOfType_Active_BRAMDUMMY=41
  • NumNodesOfType_Active_CLKPIN=257
  • NumNodesOfType_Active_CNTRLPIN=288
  • NumNodesOfType_Active_DOUBLE=1601
  • NumNodesOfType_Active_DUMMY=1535
  • NumNodesOfType_Active_DUMMYBANK=41
  • NumNodesOfType_Active_DUMMYESC=5
  • NumNodesOfType_Active_GLOBAL=66
  • NumNodesOfType_Active_HFULLHEX=14
  • NumNodesOfType_Active_HLONG=3
  • NumNodesOfType_Active_HUNIHEX=143
  • NumNodesOfType_Active_INPUT=2497
  • NumNodesOfType_Active_IOBOUTPUT=5
  • NumNodesOfType_Active_OMUX=739
  • NumNodesOfType_Active_OUTPUT=978
  • NumNodesOfType_Active_PREBXBY=618
  • NumNodesOfType_Active_VFULLHEX=48
  • NumNodesOfType_Active_VLONG=8
  • NumNodesOfType_Active_VUNIHEX=74
  • NumNodesOfType_Vcc_CNTRLPIN=7
  • NumNodesOfType_Vcc_DUMMY=1
  • NumNodesOfType_Vcc_INPUT=7
  • NumNodesOfType_Vcc_PREBXBY=6
  • NumNodesOfType_Vcc_VCCOUT=11
 		SiteSummary
  • BSCAN=1
  • BSCAN_BSCAN_BLACKBOX=1
  • BUFGMUX=3
  • BUFGMUX_GCLKMUX=3
  • BUFGMUX_GCLK_BUFFER=3
  • IOB=13
  • IOB_INBUF=5
  • IOB_OUTBUF=8
  • IOB_PAD=13
  • MULT18X18=1
  • MULT18X18_BLACKBOX=1
  • RAMB16=1
  • RAMB16_RAMB16=1
  • RAMB16_RAMB16A=1
  • RAMB16_RAMB16B=1
  • SLICE=365
  • SLICE_BXOUTUSED=26
  • SLICE_BYINVOUTUSED=8
  • SLICE_BYOUTUSED=8
  • SLICE_C1VDD=10
  • SLICE_C2VDD=7
  • SLICE_CYMUXF=61
  • SLICE_CYMUXG=54
  • SLICE_DIGUSED=8
  • SLICE_F=244
  • SLICE_F5MUX=64
  • SLICE_F6MUX=12
  • SLICE_FFX=203
  • SLICE_FFY=204
  • SLICE_G=246
  • SLICE_GNDF=42
  • SLICE_GNDG=39
  • SLICE_WSGEN=37
  • SLICE_XORF=44
  • SLICE_XORG=43
  • SLICE_YBUSED=2
 
Configuration Data
BUFGMUX_GCLKMUX
  • DISABLE_ATTR=[LOW:3]
 IOB_PAD
  • DRIVEATTRBOX=[12:8]
  • IOATTRBOX=[LVCMOS25:13]
  • SLEW=[SLOW:8]
 RAMB16_RAMB16A
  • PORTA_ATTR=[2048X9:1]
  • WRITEMODEA=[WRITE_FIRST:1]
 RAMB16_RAMB16B
  • PORTB_ATTR=[1024X18:1]
  • WRITEMODEB=[WRITE_FIRST:1]
 SLICE_F
  • F_ATTR=[DUAL_PORT:6]
  • LUT_OR_MEM=[LUT:212] [RAM:32]
 SLICE_FFX
  • FFX_INIT_ATTR=[INIT0:202] [INIT1:1]
  • FFX_SR_ATTR=[SRLOW:189] [SRHIGH:14]
  • LATCH_OR_FF=[FF:203]
  • SYNC_ATTR=[ASYNC:175] [SYNC:28]
 SLICE_FFY
  • FFY_INIT_ATTR=[INIT0:202] [INIT1:2]
  • FFY_SR_ATTR=[SRLOW:195] [SRHIGH:9]
  • LATCH_OR_FF=[FF:204]
  • SYNC_ATTR=[ASYNC:174] [SYNC:30]
 SLICE_G
  • G_ATTR=[DUAL_PORT:10] [SHIFT_REG:1]
  • LUT_OR_MEM=[LUT:209] [RAM:37]
 SLICE_WSGEN
  • SYNC_ATTR=[ASYNC:24]
 
Pin Data
BSCAN
  • DRCK1=1
  • RESET=1
  • SEL1=1
  • SHIFT=1
  • TDI=1
  • TDO1=1
  • TDO2=1
  • UPDATE=1
 BSCAN_BSCAN_BLACKBOX
  • DRCK1=1
  • RESET=1
  • SEL1=1
  • SHIFT=1
  • TDI=1
  • TDO1=1
  • TDO2=1
  • UPDATE=1
 BUFGMUX
  • I0=3
  • O=3
  • S=3
 BUFGMUX_GCLKMUX
  • I0=3
  • OUT=3
  • S=3
 BUFGMUX_GCLK_BUFFER
  • IN=3
  • OUT=3
 IOB
  • I=5
  • O1=8
  • PAD=13
 IOB_INBUF
  • IN=5
  • OUT=5
 IOB_OUTBUF
  • IN=8
  • OUT=8
 IOB_PAD
  • PAD=13
 MULT18X18
  • A0=1
  • A1=1
  • A10=1
  • A11=1
  • A12=1
  • A13=1
  • A14=1
  • A15=1
  • A16=1
  • A17=1
  • A2=1
  • A3=1
  • A4=1
  • A5=1
  • A6=1
  • A7=1
  • A8=1
  • A9=1
  • B0=1
  • B1=1
  • B10=1
  • B11=1
  • B12=1
  • B13=1
  • B14=1
  • B15=1
  • B16=1
  • B17=1
  • B2=1
  • B3=1
  • B4=1
  • B5=1
  • B6=1
  • B7=1
  • B8=1
  • B9=1
  • CE=1
  • CLK=1
  • P0=1
  • P1=1
  • P10=1
  • P11=1
  • P12=1
  • P13=1
  • P14=1
  • P15=1
  • P16=1
  • P17=1
  • P18=1
  • P19=1
  • P2=1
  • P20=1
  • P21=1
  • P22=1
  • P23=1
  • P24=1
  • P25=1
  • P26=1
  • P27=1
  • P28=1
  • P29=1
  • P3=1
  • P30=1
  • P31=1
  • P4=1
  • P5=1
  • P6=1
  • P7=1
  • P8=1
  • P9=1
  • RST=1
 MULT18X18_BLACKBOX
  • A0=1
  • A1=1
  • A10=1
  • A11=1
  • A12=1
  • A13=1
  • A14=1
  • A15=1
  • A16=1
  • A17=1
  • A2=1
  • A3=1
  • A4=1
  • A5=1
  • A6=1
  • A7=1
  • A8=1
  • A9=1
  • B0=1
  • B1=1
  • B10=1
  • B11=1
  • B12=1
  • B13=1
  • B14=1
  • B15=1
  • B16=1
  • B17=1
  • B2=1
  • B3=1
  • B4=1
  • B5=1
  • B6=1
  • B7=1
  • B8=1
  • B9=1
  • CE=1
  • CLK=1
  • P0=1
  • P1=1
  • P10=1
  • P11=1
  • P12=1
  • P13=1
  • P14=1
  • P15=1
  • P16=1
  • P17=1
  • P18=1
  • P19=1
  • P2=1
  • P20=1
  • P21=1
  • P22=1
  • P23=1
  • P24=1
  • P25=1
  • P26=1
  • P27=1
  • P28=1
  • P29=1
  • P3=1
  • P30=1
  • P31=1
  • P4=1
  • P5=1
  • P6=1
  • P7=1
  • P8=1
  • P9=1
  • RST=1
 RAMB16
  • ADDRA10=1
  • ADDRA11=1
  • ADDRA12=1
  • ADDRA13=1
  • ADDRA3=1
  • ADDRA4=1
  • ADDRA5=1
  • ADDRA6=1
  • ADDRA7=1
  • ADDRA8=1
  • ADDRA9=1
  • ADDRB10=1
  • ADDRB11=1
  • ADDRB12=1
  • ADDRB13=1
  • ADDRB4=1
  • ADDRB5=1
  • ADDRB6=1
  • ADDRB7=1
  • ADDRB8=1
  • ADDRB9=1
  • CLKA=1
  • CLKB=1
  • DIA0=1
  • DIA1=1
  • DIA2=1
  • DIA3=1
  • DIA4=1
  • DIA5=1
  • DIA6=1
  • DIA7=1
  • DIPA0=1
  • DOB0=1
  • DOB1=1
  • DOB10=1
  • DOB11=1
  • DOB12=1
  • DOB13=1
  • DOB14=1
  • DOB15=1
  • DOB2=1
  • DOB3=1
  • DOB4=1
  • DOB5=1
  • DOB6=1
  • DOB7=1
  • DOB8=1
  • DOB9=1
  • DOPA0=1
  • DOPB0=1
  • DOPB1=1
  • ENA=1
  • ENB=1
  • SSRA=1
  • SSRB=1
  • WEA=1
  • WEB=1
 RAMB16_RAMB16
  • ADDRA=1
  • ADDRB=1
  • DIA=1
  • DIB=1
  • DOA=1
  • DOB=1
 RAMB16_RAMB16A
  • ADDRA=1
  • ADDRA10=1
  • ADDRA11=1
  • ADDRA12=1
  • ADDRA13=1
  • ADDRA3=1
  • ADDRA4=1
  • ADDRA5=1
  • ADDRA6=1
  • ADDRA7=1
  • ADDRA8=1
  • ADDRA9=1
  • CLKA=1
  • DIA=1
  • DIA0=1
  • DIA1=1
  • DIA2=1
  • DIA3=1
  • DIA4=1
  • DIA5=1
  • DIA6=1
  • DIA7=1
  • DIPA0=1
  • DOA=1
  • DOPA0=1
  • ENA=1
  • SSRA=1
  • WEA=1
 RAMB16_RAMB16B
  • ADDRB=1
  • ADDRB10=1
  • ADDRB11=1
  • ADDRB12=1
  • ADDRB13=1
  • ADDRB4=1
  • ADDRB5=1
  • ADDRB6=1
  • ADDRB7=1
  • ADDRB8=1
  • ADDRB9=1
  • CLKB=1
  • DIB=1
  • DOB=1
  • DOB0=1
  • DOB1=1
  • DOB10=1
  • DOB11=1
  • DOB12=1
  • DOB13=1
  • DOB14=1
  • DOB15=1
  • DOB2=1
  • DOB3=1
  • DOB4=1
  • DOB5=1
  • DOB6=1
  • DOB7=1
  • DOB8=1
  • DOB9=1
  • DOPB0=1
  • DOPB1=1
  • ENB=1
  • SSRB=1
  • WEB=1
 SLICE
  • ALTDIG=8
  • BX=185
  • BXOUT=26
  • BY=157
  • BYINVOUT=8
  • BYOUT=8
  • CE=124
  • CIN=52
  • CLK=254
  • COUT=52
  • DIG=8
  • DX=101
  • DY=93
  • F1=243
  • F2=211
  • F3=183
  • F4=116
  • F5=24
  • FXINA=12
  • FXINB=12
  • G1=245
  • G2=217
  • G3=196
  • G4=115
  • SLICEWE0=26
  • SLICEWE1=16
  • SR=143
  • WF1=32
  • WF2=32
  • WF3=32
  • WF4=32
  • WG1=36
  • WG2=36
  • WG3=36
  • WG4=36
  • X=199
  • XB=1
  • XQ=203
  • Y=177
  • YB=2
  • YQ=204
 SLICE_BXOUTUSED
  • 0=26
  • OUT=26
 SLICE_BYINVOUTUSED
  • 0=8
  • OUT=8
 SLICE_BYOUTUSED
  • 0=8
  • OUT=8
 SLICE_C1VDD
  • 1=10
 SLICE_C2VDD
  • 1=7
 SLICE_CYMUXF
  • 0=61
  • 1=61
  • OUT=61
  • S0=61
 SLICE_CYMUXG
  • 0=54
  • 1=54
  • OUT=54
  • S0=54
 SLICE_DIGUSED
  • 0=8
  • OUT=8
 SLICE_F
  • A1=240
  • A2=211
  • A3=183
  • A4=116
  • D=244
  • DI=32
  • WF1=32
  • WF2=32
  • WF3=32
  • WF4=32
  • WS=32
 SLICE_F5MUX
  • F=64
  • G=64
  • OUT=64
  • S0=64
 SLICE_F6MUX
  • 0=12
  • 1=12
  • OUT=12
  • S0=12
 SLICE_FFX
  • CE=112
  • CK=203
  • D=203
  • Q=203
  • REV=5
  • SR=89
 SLICE_FFY
  • CE=120
  • CK=204
  • D=204
  • Q=204
  • REV=5
  • SR=79
 SLICE_G
  • A1=243
  • A2=217
  • A3=196
  • A4=115
  • D=246
  • DI=37
  • WG1=36
  • WG2=36
  • WG3=36
  • WG4=36
  • WS=37
 SLICE_GNDF
  • 0=42
 SLICE_GNDG
  • 0=39
 SLICE_WSGEN
  • CK=37
  • WE=37
  • WE0=26
  • WE1=16
  • WSF=32
  • WSG=37
 SLICE_XORF
  • 0=44
  • 1=44
  • O=44
 SLICE_XORG
  • 0=43
  • 1=43
  • O=43
 SLICE_YBUSED
  • 0=2
  • OUT=2
 
Tool Usage
Command Line History
  • xst -ise <ise_file>
  • xst -ise <ise_file>
  • ngdbuild -ise <ise_file> <fname>.ngd
  • map -ise <ise_file> -intstyle ise -p xc2vp30-ff896-7 -cm area -pr off -k 4 -c 100 -tx off -o <fname>.ncd <fname>.ngd <fname>.pcf
  • par -ise <ise_file> -w -intstyle ise -ol std -t 1 <fname>.ncd <fname>.ncd <fname>.pcf
  • trce -ise <ise_file> -intstyle ise -v 3 -s 7 -xml <design> <fname>.ncd -o <fname>.twr <fname>.pcf -ucf <fname>.ucf
  • bitgen -ise <ise_file> -intstyle ise -f <fname>.ut <fname>.ncd
  • xst -ise <ise_file>
  • ngdbuild -ise <ise_file> <fname>.ngd
  • map -ise <ise_file> -intstyle ise -p xc2vp30-ff896-7 -cm area -pr off -k 4 -c 100 -tx off -o <fname>.ncd <fname>.ngd <fname>.pcf
  • par -ise <ise_file> -w -intstyle ise -ol std -t 1 <fname>.ncd <fname>.ncd <fname>.pcf
  • trce -ise <ise_file> -intstyle ise -v 3 -s 7 -xml <design> <fname>.ncd -o <fname>.twr <fname>.pcf -ucf <fname>.ucf
  • bitgen -ise <ise_file> -intstyle ise -f <fname>.ut <fname>.ncd
  • xst -ise <ise_file>
  • ngdbuild -ise <ise_file> <fname>.ngd
  • map -ise <ise_file> -intstyle ise -p xc2vp30-ff896-7 -cm area -pr off -k 4 -c 100 -tx off -o <fname>.ncd <fname>.ngd <fname>.pcf
  • par -ise <ise_file> -w -intstyle ise -ol std -t 1 <fname>.ncd <fname>.ncd <fname>.pcf
  • trce -ise <ise_file> -intstyle ise -v 3 -s 7 -xml <design> <fname>.ncd -o <fname>.twr <fname>.pcf -ucf <fname>.ucf
  • bitgen -ise <ise_file> -intstyle ise -f <fname>.ut <fname>.ncd
  • xst -ise <ise_file>
  • ngdbuild -ise <ise_file> <fname>.ngd
  • map -ise <ise_file> -intstyle ise -p xc2vp30-ff896-7 -cm area -pr off -k 4 -c 100 -tx off -o <fname>.ncd <fname>.ngd <fname>.pcf
  • par -ise <ise_file> -w -intstyle ise -ol std -t 1 <fname>.ncd <fname>.ncd <fname>.pcf
  • trce -ise <ise_file> -intstyle ise -v 3 -s 7 -xml <design> <fname>.ncd -o <fname>.twr <fname>.pcf -ucf <fname>.ucf
  • bitgen -ise <ise_file> -intstyle ise -f <fname>.ut <fname>.ncd
  • xst -ise <ise_file>
  • ngdbuild -ise <ise_file> <fname>.ngd
  • map -ise <ise_file> -intstyle ise -p xc2vp30-ff896-7 -cm area -pr off -k 4 -c 100 -tx off -o <fname>.ncd <fname>.ngd <fname>.pcf
  • par -ise <ise_file> -w -intstyle ise -ol std -t 1 <fname>.ncd <fname>.ncd <fname>.pcf
  • trce -ise <ise_file> -intstyle ise -v 3 -s 7 -xml <design> <fname>.ncd -o <fname>.twr <fname>.pcf -ucf <fname>.ucf
  • bitgen -ise <ise_file> -intstyle ise -f <fname>.ut <fname>.ncd
  • xst -ise <ise_file>
  • ngdbuild -ise <ise_file> <fname>.ngd
  • map -ise <ise_file> -intstyle ise -p xc2vp30-ff896-7 -cm area -pr off -k 4 -c 100 -tx off -o <fname>.ncd <fname>.ngd <fname>.pcf
  • par -ise <ise_file> -w -intstyle ise -ol std -t 1 <fname>.ncd <fname>.ncd <fname>.pcf
  • trce -ise <ise_file> -intstyle ise -v 3 -s 7 -xml <design> <fname>.ncd -o <fname>.twr <fname>.pcf -ucf <fname>.ucf
  • bitgen -ise <ise_file> -intstyle ise -f <fname>.ut <fname>.ncd
  • xst -ise <ise_file>
  • xst -ise <ise_file>
  • xst -ise <ise_file>
  • ngdbuild -ise <ise_file> <fname>.ngd
  • map -ise <ise_file> -intstyle ise -p xc2vp30-ff896-7 -cm area -pr off -k 4 -c 100 -tx off -o <fname>.ncd <fname>.ngd <fname>.pcf
  • par -ise <ise_file> -w -intstyle ise -ol std -t 1 <fname>.ncd <fname>.ncd <fname>.pcf
  • trce -ise <ise_file> -intstyle ise -v 3 -s 7 -xml <design> <fname>.ncd -o <fname>.twr <fname>.pcf -ucf <fname>.ucf
  • bitgen -ise <ise_file> -intstyle ise -f <fname>.ut <fname>.ncd
  • xst -ise <ise_file>
  • ngdbuild -ise <ise_file> <fname>.ngd
  • map -ise <ise_file> -intstyle ise -p xc2vp30-ff896-7 -cm area -pr off -k 4 -c 100 -tx off -o <fname>.ncd <fname>.ngd <fname>.pcf
  • par -ise <ise_file> -w -intstyle ise -ol std -t 1 <fname>.ncd <fname>.ncd <fname>.pcf
  • trce -ise <ise_file> -intstyle ise -v 3 -s 7 -xml <design> <fname>.ncd -o <fname>.twr <fname>.pcf -ucf <fname>.ucf
  • bitgen -ise <ise_file> -intstyle ise -f <fname>.ut <fname>.ncd
  • xst -ise <ise_file>
  • ngdbuild -ise <ise_file> <fname>.ngd
  • map -ise <ise_file> -intstyle ise -p xc2vp30-ff896-7 -cm area -pr off -k 4 -c 100 -tx off -o <fname>.ncd <fname>.ngd <fname>.pcf
  • par -ise <ise_file> -w -intstyle ise -ol std -t 1 <fname>.ncd <fname>.ncd <fname>.pcf
  • trce -ise <ise_file> -intstyle ise -v 3 -s 7 -xml <design> <fname>.ncd -o <fname>.twr <fname>.pcf -ucf <fname>.ucf
  • bitgen -ise <ise_file> -intstyle ise -f <fname>.ut <fname>.ncd
  • xst -ise <ise_file>
  • ngdbuild -ise <ise_file> <fname>.ngd
  • map -ise <ise_file> -intstyle ise -p xc2vp30-ff896-7 -cm area -pr off -k 4 -c 100 -tx off -o <fname>.ncd <fname>.ngd <fname>.pcf
  • par -ise <ise_file> -w -intstyle ise -ol std -t 1 <fname>.ncd <fname>.ncd <fname>.pcf
  • trce -ise <ise_file> -intstyle ise -v 3 -s 7 -xml <design> <fname>.ncd -o <fname>.twr <fname>.pcf -ucf <fname>.ucf
  • bitgen -ise <ise_file> -intstyle ise -f <fname>.ut <fname>.ncd
 
>
Software Quality
Run Statistics
ProgramRuns StartedRuns FinishedErrorsFatal ErrorsInternal ErrorsExceptionsCore Dumps
_impact 198 197 0 0 0 0 0
_xps 77 77 0 0 0 0 0
bitgen 421 419 0 0 0 0 0
bitinit 47 47 0 0 0 0 0
edif2ngd 80 80 0 0 0 0 0
libgen 43 25 0 0 0 0 0
map 432 422 0 0 0 0 0
netgen 64 64 0 0 0 0 0
ngcbuild 175 175 0 0 0 0 0
ngdbuild 459 457 0 0 0 0 0
obngc 12 12 0 0 0 0 0
par 429 425 2 0 0 0 0
platgen 64 23 0 0 0 0 0
trce 425 424 0 0 0 0 0
xst 1091 1079 0 0 0 0 0
 
Project Statistics
PROP_Synthesis_Tool=XST (VHDL/Verilog) PROP_Simulator=Modelsim-SE VHDL
PROP_Top_Level_Module_Type=HDL PROP_PreferredLanguage=VHDL
PROP_Enable_Message_Filtering=false PROP_Enable_Incremental_Messaging=false
PROP_UseSmartGuide=false Partitions count=1
FILE_UCF=1 FILE_VHDL=8
PROP_DevDevice=xc2vp30 PROP_DevFamily=Virtex2P
PROP_DevPackage=ff896 PROP_FitterReportFormat=HTML
PROP_Simulator=Modelsim-SE VHDL PROP_UserConstraintEditorPreference=Constraints Editor
PROP_impactPort=USB 1 Project duration(days)=84