

# **Wstep i przeglad**

## **Sekcja 1**

## **Cele:**

**Programowanie i rozwój systemu dla ADSP-21161, który podejmuje podejście "a hands-on" w celu nauczania architektury, instrukcji i narzędzi rozbudowy.**

# ADSP-21161 Course Overview

- day 1*
  - 1. Introduction and Course Overview
  - 2. Introduction to Software Tools
  - 3. The ADSP-21161 Core Architecture I
  - 4. The ADSP-21161 Core Architecture II
  - 5. ADSP-21161 Memory
- day 2*
  - 6. Software Development
  - 7. Advanced Instruction Types
  - 8. SIMD Architecture and Programming Model
  - 9. SHARC (ADSP-21161) Architecture Overview I
  - 10. SHARC (ADSP-21161) Architecture Overview II
- day 3*
  - 11. SHARC (ADSP-21161) Architecture Overview III
  - 12. System Design
  - 13. Advanced Linker Features
- day 4*
  - 14. C Compiler
  - 15. Hardware Tools
  - 16. Conclusion/Questions

# Logistics


- **Start Time**
- **Breaks**
- **Rest Rooms**
- **Lunch**
- **Stop Time**

# Course Handouts

1. **Course Workbook**
2. **CD-ROM Containing:**
  1. **All SHARC processor**
    1. **Hardware Reference**
    2. **Instruction Set Reference**
    3. **Data Sheets**
  2. **Application Notes**
  3. **VisualDSP++ Manual Set**
  4. **PDF of Workshop Presentation**

# Urządzenia analogowe


## Real World Signal Processing



**Nasza strategia:**

**Efektywne rozwiązania dla aplikacji Real World Signal Processing**

# Rodzina ADSP-21xxx: Historia i Roadmap



# Czym charakteryzuje sie dobry DSP?

- **szybkosc, elastyczne jednostki obliczeniowe**
- **nieograniczony przeplyw danych z/do jednostek obliczeniowych**
- **rozszerzona precyzja i zakres dynamiki w jednostkach obliczeniowych**
- **podwojny generator adresu**
- **sprawna sekwencyjnosc programowa**
- **latwosc programowania**
- **sprawne operacje I/Og**



# Cechy Rdzenia ADSP


- **szybkie operacje arytmetyczne**
  - dwie jednostki operacyjne, każda zawierająca: Register File, ALU, Multiplier/MAC, Shifter
    - w pełni równoległe operacje ALU i mnożenia
    - brak petli arytmetycznych:
      - Register File -to- Arithmetic -to- Register File w czasie cyklu
  - rozszerzony zakres dynamiki
    - 32/40-bit IEEE zakres dynamiki "przecinka"  $10E-38$  to  $10E+38$
    - 32-bit stały MACs with 80-bitowa akumulacja
- **transfer danych w pojedynczym cyklu**
  - dwa niezależne generatory adresu danych (DAGs) umożliwiające dostęp danych w pojedynczym cyklu
- **hardwarowy Circular buffer addressing**
  - oba DAGi umożliwiają buforowania "circular"
- **zerowe przesterowanie w petli, 6 poziomów głębokości**

# Cechy rdzenia ADSP-21161

## Single-Instruction, Multiple-Data (SIMD)

- **SIMD jest używane do zwiększenia przepustowości DSP**
- **w trybie SIMD taka sama operacja arytmetyczna jest wykonywana w dwóch grupach danych podczas tego samego cyklu**
- **SIMD jest obsługiwana przez dwa podobne Processing Elements PEx i PEy**
  - PEx jest pierwszym elementem przetwarzającym i przetwarza wszystkie instrukcje zarówno Single Instruction, Single-Data (SISD) lub w trybie SIMD
  - PEy jest drugim elementem przetwarzającym i przetwarza każdą instrukcję obliczeniową lock-step z PEx kiedy SIMD jest aktywne
- **DAG mogą obsługiwać dane dla obu elementów przetwarzających w tym samym cyklu wykonywania instrukcji**

# Zmodyfikowana arch. Harvardzka



- instrukcje sa przynoszone w kazdym cyklu przez szynę PM jesli nie sa w cache
- Data Memory accesses ma pierwszenstwo przed Program Memory data accesses
- konflikty szyny PM zdarzaja sie kiedy przychodzi instrukcja i przyjscie danej PM data jest wymagane w tym samym cyklu (cache miss)