


ADSP-21161 Architektura jadra I

Sekcja 3

ADSP-21161 Diagram blokowy architektury



Rejestry i typy danych

ADSP-21161: Grupy Rejestrów

Universal Registers (UREG)
Complementary Register (CREG)

System Registers (SREG)
Register File (DREG)
Data Address Generator(DAG)
Bus Exchange (Px)
Timer
Program Sequencer

Computation Unit Registers

Multiplier Results - MR

I/O Processor Registers
(memory mapped)

System Control Registers (SC)
DMA Address Registers (DA)
DMA buffer Registers (DB)
Link & Serial Port (LSP)
SPI Port

Universal Registers : Przykłady

- **Universal Registers sa dostępne dla innych rejestrów uniwersalnych jak również dla pamięci danych**

Lokalizacja	Rejestr(y)	Funkcja
<i>DREG</i> <i>CUREG of DREG</i>	R15 - R0 S15 - S0	Rejestry danych w register file (PE_x) Complimentary data registers (PE_y)
<i>Program Sequencer</i>	PC	Licznik rozkazów (<i>tylko do odczytu</i>)
<i>Address Generators</i>	I7 - I0	indeksowe rejestry DAG1
<i>Timer</i>	TPERIOD	okres timera
<i>System Registers</i> <i>(SREG)</i>	MODE1 USTAT1 USTAT4	Mode control & status User status register 1 User status register 4

Rejestry I/O procesora

- **Rejestry mapy pamięci (Memory mapped registers)**
- **Efekt opóźnienia cyklu podczas zapisywania rejestrów IOP**
- **Dostęp do adresów pamięci używając :**
 - rdzenia DSP (DSP core)
 - szyna PM (PM bus)
 - szyna DM (DM bus)
 - Urządzeń peryferyjnych
 - szyna I/O (I/O bus)

UREG-CUREG: rejestry komplementarne

Pewne rejestry wewnątrz UREG maja rejestry komplementarne.

Rejestry komplementarne (CREG) sa rejestrami w PEy i sa uzywane w trybie SIMD.


Przyklad:

- **DREG** ma rejestry komplementarne w PEy
 - $PE_x \rightarrow PE_y$
- **SREG** ma rejestry CREG w PEy
 - $U_{STAT1} \rightarrow U_{STAT2}$
 - $U_{STAT3} \rightarrow U_{STAT4}$
 - $A_{STATx} \rightarrow A_{STATy}$
 - $STKY_x \rightarrow STKY_y$

Plik Rejestru Danych: cechy

- **Jeden plik rejestru dla każdego elementu przetwarzania**
- **Do przenoszenia danych pomiędzy jednostkami obliczeniowymi i pamięci i do przechowywania pośrednich wyników.**
- **Swobodny przepływ danych pomiędzy jednostkami obliczeniowymi i pamięcia.**
- **Przenoszenie 9 słów na cykl:**
 - 2 przesłania do pamięci;
 - 4 odczyty rejestrów, 3 zapisy do rejestrów z jednostkami obliczeniowymi
- **16 rejestrów x 40 bitowej szerokości**
 - Wsparcie dla przechowywania liczb 40 bitowych zmiennoprzecinkowych o rozszerzonej precyzji, 32 bitowych zmienna- i stała przecinkowych o normalnej precyzji
- **16 dodatkowych rejestrów pomocniczych Secondary Registers (dla szybkiego przełączania kontekstów, dostępne przez odpowiedni zapis do rejestru MODE1**

ADSP-1161 Plik Rejestru



Typy danych

- **zmiennoprzecinkowe: “f” numer rejestru (f0 - f15)**

- 32-bitowe o pojedynczej precyzji (wybrane przez bit RND32 w MODE1)
- 40-bitowe rozszerzone o pojedynczej precyzji (domyslne po reset)


- **staloprzecinkowe: “r” numer rejestru (r0 - r15)**

- 32-bitowa liczba calkowita, ze znakiem i bez znaku
- 32-bitowe ulamkowe , ze znakiem i bez znaku
- dla 64 bitowych rezultatów MPY mnozenia/gromadzenia, 80-bitowych akumulacji

- **PEy wykona te same instrukcje co PEx**

- Operacje zmiennoprzecinkowe w PEx beda mialy rezultat w operacjach zmiennoprzecinkowych w PEy
- Rejestry Data Registers w PEy moga byc dostepne jako “s” rejestry (s0-s15)
 - Uzywane tylko do przenoszenia danych

Wyrównanie danych dla rejestrów danych




32 bitowy format staloprzecinkowy

							przykłady		
Bit	31	30	29	...	2	1	0	-3	$= 0xfffffff$
Weight	-2^{31}	2^{30}	2^{29}	...	2^2	2^1	2^0	3	$= 0x00000003$
	Sign Liczba całkowita ze znakiem bit								
Bit	31	30	29	...	2	1	0	2^{31}	$= 0x80000000$
Weight	2^{31}	2^{30}	2^{29}	...	2^2	2^1	2^0	3	$= 0x00000003$
	Liczba całkowita bez znaku								
Bit	31	30	29	...	2	1	0	.25	$= 0x20000000$
Weight	-2^0	2^{-1}	2^{-2}	...	2^{-29}	2^{-30}	2^{-31}	.75	$= 0x60000000$
	Sign Liczba ułamkowa ze znakiem bit								
Bit	31	30	29	...	2	1	0	.25	$= 0x40000000$
Weight	2^{-1}	2^{-2}	2^{-3}	...	2^{-30}	2^{-31}	2^{-32}	.75	$= 0xc0000000$
	Liczba ułamkowa bez znaku								

Przykłady konwersji zmiennoprzecinkowych

Zamien 0x40400000 na liczbę zmiennoprzecinkowa

Formuła: $(-1)^s(1.f)2^{e-127}$




$$(-1^0) \times (1.5) \times (2^{128-127}) = 1.5 \times (2^1) = 3.0$$

Wprowadzenie do Register File i Debugger (programu uruchomieniowego) Cwiczenia

LAB 1

ALU



Cechy ALU

- **Wykonuje działania na danych zmiennie- i staloprzecinkowych**

- dodawanie, odejmowanie, jednoczesne dodawanie/odejmowanie, obliczanie średniej
- konwersja formatów (stało - do zmiennoprzecinkowe . i vice versa)
- wartość bezwzględna, przebieg, minimum, maximum, obcinanie
- porównywanie: 8-bitowy sumaryczny status dla porównań sekwencyjnych

- **Wykonuje operacje specyficzne dla danych staloprzecinkowych**

- logiczne AND, OR, XOR, NOT;
- dodawanie staloprzecinkowe z przeniesieniem, odejmowanie z pożyczką, inkrementacje, dekrementacje;
- tryb nasycenia ALU (ustawiany w rejestrze MODE1);

- **Wykonuje operacje specyficzne dla danych zmiennoprzecinkowych**

- logika dwójkowa, skalowanie, mantysa;
- odwrotność danej dla dzielenia
- odwrotność pierwiastka kwadratowego z danej dla pierwiastkowania

Przykładowe instrukcje ALU

F0 = F1 + F2; /* dodawanie Floating Point */

F7 = F5 + F6, F8 = F5 - F6; /* podwojne dod./odejmowanie Fltg-Pt. */

F15 = PASS F3; /* Rejestr xfer do ustawiania flag ALU */

F14 = MIN(F13,F14); /* minimum Floating Point */

R7 = R6 AND R7; /* Bitowa staloprzecinkowa AND */

R8 = FIX F14; /* konwersja Float-to-Fixed */

F6 = CLIP F3 BY F4; /* Fltg-Pt. Clip(obciecie) (saturate F3 by |F4|) */

ALU: Przykład konwersji Fixed-to-Float

```
R0=dm(ADC);
```

39	32	31	24	23	16	15	8	7	0
01111111	11110000	00000000	00000000	xxxxxxxx					

```
/*R0=0x7ff00000*/Konwersja
```

Konwersja bez skalowania : (32 bitowa l.calkowita do dzisietnej)

```
F2=FLOAT R0; /*F2=2.146E+9*/
```

Konwersja ze skalowaniem : (32 bitowa l.calkowita do dzisietnej ze skalowaniem)

```
R1=-31;
```

```
F2=FLOAT R0 BY R1; /*F2=2.146E+9/(2^31)=0.9995*/
```

Skalowanie wejsciowej wartosci do wartosci pomiedzy: +1.0-lsb to -1.0

```
Skalowanie wsteczne : R1=31;
```

```
R0=FIX F2 BY R1;
```

```
dm(DAC)=R0; /*R0=0x7ff000
```

Instrukcje ALU: Fixed Point(staloprzecinkowe)

$R_n = R_x + R_y ;$

$R_n = -R_x ;$

$R_n = R_x + CI - 1 ;$

$R_n = R_x - R_y ;$

$R_n = \text{ABS } R_x ;$

$R_n = R_x + 1 ;$

$R_n = R_x + R_y , R_m = R_x - R_y ;$

$R_n = \text{PASS } R_x ;$

$R_n = R_x - 1 ;$

$R_n = R_x + R_y + CI ;$

$R_n = \text{MIN}(R_x, R_y) ;$

$R_n = R_x \text{ AND } R_y ;$

$R_n = R_x - R_y + CI - 1 ;$

$R_n = \text{MAX}(R_x, R_y) ;$

$R_n = R_x \text{ OR } R_y ;$

$R_n = (R_x + R_y) / 2 ;$

$R_n = \text{CLIP } R_x \text{ by } R_y ;$

$R_n = R_x \text{ XOR } R_y ;$

$\text{COMP}(R_x, R_y) ;$

$R_n = R_x + CI ;$

$R_n = \text{NOT } R_x ;$

$R_n, R_m, R_x, R_y \iff R_{15}-R_0; \text{ register file location, fixed point}$

Instrukcje ALU: Floating Point (zmiennoprzecinkowe)

$F_n = F_x + F_y ;$

$F_n = F_x - F_y ;$

$F_n = F_x + F_y , F_m = F_x - F_y ;$

$F_n = \text{ABS}(F_x + F_y) ;$

$F_n = \text{ABS}(F_x - F_y) ;$

$F_n = (F_x + F_y) / 2 ;$

$\text{COMP}(F_x, F_y) ;$

$F_n = -F_x ;$

$F_n = \text{ABS } F_x ;$

$F_n = \text{PASS } F_x ;$

$F_n = \text{MIN}(F_x, F_y) ;$

$F_n = \text{MAX}(F_x, F_y) ;$

$F_n = \text{CLIP } F_x \text{ by } F_y ;$

$F_n = \text{RND } F_x ;$

$F_n = \text{SCALB } F_x \text{ BY } R_y ;$

$R_n = \text{MANT } F_x ;$

$R_n = \text{LOGB } F_x ;$

$R_n = \text{FIX } F_x \text{ BY } R_y ;$

$R_n = \text{FIX } F_x ;$

$F_n = \text{FLOAT } R_x \text{ BY } R_y ;$

$F_n = \text{FLOAT } R_x ;$

$R_n = \text{RECIPS } F_x ;$

$F_n = \text{RSQRTS } F_x ;$

$F_n = F_x \text{ COPYSIGN } F_y ;$

$R_n, R_m, R_x, R_y \quad \Leftrightarrow$

R15-R0; register file location, fixed point

$F_n, F_m, F_x, F_y \quad \Leftrightarrow$

F15-F0; register file location, floating point

Flagi statusu ALU

ASTATx/y

Bit	Nazwa	Definicja
0	AZ	ALU wynik zero lub niedomiar zmiennoprzecinkowy
1	AV	ALU nadmiar
2	AN	ALU wynik ujemny
3	AC	ALU przeniesienie staloprzecinkowe
4	AS	ALU X znak wejścia (operacje ABS i MANT)
5	AI	ALU nieważna operacja zmiennoprzecinkowa
10	AF	ostatnia operacja ALU była zmiennoprzecinkowa
31-24	CACC	Compare Accumulation register (wyniki 8 ostatnich operacji operacji porównania)

STKYx/y

Bit	Nazwa	Definicja
0	AUS	ALU niedomiar zmiennoprzecinkowy
1	AVS	ALU nadmiar zmiennoprzecinkowy
2	AOS	ALU staloprzecinkowy nadmiar
5	AIS	ALU nieważna operacja zmiennoprzecinkowa

ALU:Kody warunkowego wykonania

Przykład: if eq R0 = R1 + R2;

eq	ALU = zero
lt	ALU < zero
le	ALU < lub = zero
ac	ALU przeniesienie
av	ALU przepelnienie
ne	ALU nie = zero
ge	ALU > lub = zero
gt	ALU > zero
NOT ac	ALU bez przeniesienia
NOT av	ALU bez przepelnienia

ALU: Przykład flag statusu/warunków

R0 = 5;

R1 = 10;

R2 = R0 - R1;

{Flags Set:

AZ=0, AN=1, AF=0, AV=0}

IF LT JUMP LABEL1;

F0 = 5.3E3;

F1 = 7.6E4;

F2 = F0 - F1;

{Flags Set:


AZ=0, AN=1, AF=1, AV=0}

IF LT JUMP LABEL1;

ALU: Cwiczenia i mini-quiz

LAB 2

Multiplier / MAC(mnoznik)



Cechy MAC

- **32/40-bitowy zmiennoprzecinkowy mnoznik**
 - MAC używany z ALU dla 1-cyklowego potokowego MAC
 - 32/40-bitowe zmiennoprzecinkowe mnożenie
 - 40-bitowe wyniki, opcjonalnie zaokrąglone do 32 bitów
- **32-bit stałoprzecinkowy MAC**
 - 64-bitowe wyniki, liczby całkowite i ułamkowe
 - 80-bitowe podwójne akumulatory
 - 32-bitowe wyniki (zapamiętywane do pliku rejestru)
- **Operacje rejestru Multiplier Result (MR) Register**
 - zaokrąglanie, nasycanie, i czyszczenie rejestru z wynikami

MAC: przykładowe instrukcje

MRF = R1 * R2;	// staloprzecinkowe mnozenie, domyslne tryby
R15 = R14 * R13 (SSFR);	// staloprzecinkowe mnozenie, z zaokraglaniem
	// wynik, argumenty ulamkowe ze znakiem
MRF = MRF + R7 * R8 (SSF);	// staloprzecinkowe MAC, l.calkowita ze znakiem
	// argumenty
MRF = 0;	// Clear foreground fixed-pt. accum.
MRF = SAT MRF;	// nasyc pierwszoplanowy akumulator
R5 = RND MRB;	// transfer zaokraglonych 32-bitowych wartosci
	// z pierwsz. akumul. do rejestru
F0 = F1 * F2;	// zmiennoprzecinkowe mnozenie

Multiplier/MAC Instrukcje

Przykład:

$$\text{MRF} = \text{Rx} * \text{Ry} \text{ (SSFR);}$$

(_ _ _)

S Signed Input(wejscie ze znakiem)
U Unsigned Input(wejscie_bez_znaku)
I Integer input(s)(całkowite wejscie(a))
F Fractional input(s)(ułamkowe wejscie(a))
FR ułamkowe wejścia, zaokrąglone wyjście

Rn, Rx, Ry

R15-R0; register file locations, stałoprzecinkowa

Fn, Fx, Fy

F15-F0; register file locations, zmiennoprzecinkowa

MRF

MR2F, MR1F, MR0F;

accumulatory wyniku MAC, pierwszoplanowy

MRB

MR2B, MR1B, MR0B;

accumulatory wyniku MAC, drugoplanowy

(SF)

Domyslny format dla 1-wejsciovych operacji

(SSF)

Domyslny format dla 2-wejsciovych operacji

Instrukcje staloprzecinkowe MAC'a

$$\begin{vmatrix} Rn \\ MRF \\ MRB \end{vmatrix} = Rx * Ry \left(\begin{vmatrix} S & S & F \\ U & U & I \\ & & FR \end{vmatrix} \right);$$

$$\begin{vmatrix} Rn = SAT MRF \\ Rn = SAT MRB \\ MRF = SAT MRF \\ MRB = SAT MRB \end{vmatrix} \begin{matrix} (SF); \\ (UI); \\ (SI); \\ (UF); \end{matrix}$$

$$\begin{vmatrix} Rn = MRF \\ Rn = MRB \\ MRF = MRF \\ MRB = MRB \end{vmatrix} + Rx * Ry \left(\begin{vmatrix} S & S & F \\ U & U & I \\ & & FR \end{vmatrix} \right);$$

$$\begin{vmatrix} Rn = RND MRF \\ Rn = RND MRB \\ MRF = RND MRF \\ MRB = RND MRB \end{vmatrix} \begin{matrix} (SF); \\ (UF); \end{matrix}$$

$$\begin{vmatrix} Rn = MRF \\ Rn = MRB \\ MRF = MRF \\ MRB = MRB \end{vmatrix} - Rx * Ry \left(\begin{vmatrix} S & S & F \\ U & U & I \\ & & FR \end{vmatrix} \right);$$

$$\begin{vmatrix} MRxF \\ MRxB \end{vmatrix} = Rn ;$$





$$Rn = \begin{vmatrix} MRxF \\ MRxB \end{vmatrix} ;$$

$$\begin{vmatrix} MRF \\ MRB \end{vmatrix} = 0 ;$$

Instrukcje zmiennoprzecinkowe MAC'a


$$Fn = Fx * Fy;$$

Staloprzecinkowe formaty danych wyników MAC'a




Calkowite/ulamkowe staloprzecinkowe mnozenie

Umieszczenie staloprzecinkowego calkowitego wyniku mnozenia



Umieszczenie staloprzecinkowego ulamkowego wyniku mnozenia



Zaokrąglenie mnożenia stałoprzecinkowego

- Zaokrąglenie może wystąpić jako część mnożenia (SSFR), lub jawna instrukcja (RND)
- Stałoprzecinkowe zaokrąglenie używa się do wyników stałoprz. ułamkowych
- 80-bitowe wyniki “rounded to nearest” (do najbliższej) wartości 32-bitowej

Command	MRF2	MRF1	MRF0
<code>mrf = r1 * r2 (ssf);</code>	0000	7999 9999	9999 9999
<code>mrf = r1 * r2 (ssfr);</code>	0000	7999 999A	0000 0000

Nasywanie mnożenia stałoprzecinkowego

- Instrukcja nasycenia Saturation (SAT) ustawia MR do max. wartosci jesli MR jest przepelnione (MV=1).
- wyniki Fixed Point Saturation moga byc zwrócone do rejestrów MR lub do pliku rejestru
- Mozliwe maksymalne wartosci:

Typ mnozenia	MRF	MRF1	MRF0
ulamkowe ze zn	0000 FFFF	7FFFFFFF 80000000	FFFFFFFF 00000000
calkowite ze zn	0000 FFFF	00000000 FFFFFFFF	7FFFFFFF 80000000
ulamkowe b/znaku	0000	FFFFFFFF	FFFFFFFF
calkowite b/znaku	0000	00000000	FFFFFFFF

Mnozenie zmiennoprzecinkowe

- Zmiennoprzecinkowe wejścia/wyniki mogą być 32-bitowe lub 40-bitowe (MODE1/RND32)
- Zmiennoprzecinkowe mnożenia mogą być “Rounded to Nearest” lub “Rounded(to Zero(zaokr. do zera)/Truncation(obcinane)” (MODE1/TRUNC)
- Miejscem przeznaczenia zmiennoprzecinkowych mnożeń jest plik rejestru.
Na przykład:

$$F12 = F3 * F7;$$

- zmiennoprzecinkowe mnożenie/sumowanie (MAC) jest osiągnięte przez użycie wielofunkcyjnych instrukcji (w/ ALU).

Przykład:

(podwójny dostęp do danych, pobranie/załadowanie do pamięci F3 i F7);

$F12 = F3 * F7,$ (podwójny dostęp do danych, F3,F7);

$F12 = F3 * F7, F8 = F8 + F12;$

$F8 = F8 + F12;$

Flagi statusu MAC'a

ASTATx/y

<i>Bit</i>	<i>Nazwa</i>	<i>Definicja</i>
6	MN	Multiplier result negative(wynik ujemny mnozenia)
7	MV	Multiplier overflow(MAC nadmiar)
8	MU	Multiplier underflow(MAC niedomiar)
9	M	Multiplier floating-point invalid operation(zmienn. niewazna op.)

STKYx/y

<i>Bit</i>	<i>Nazwa</i>	<i>Definicja</i>
6	MOS	Multiplier fixed-point overflow(MAC staloprzecinkowy nadmiar)
7	MVS	Multiplier floating-point overflow(MAC zmiennoprz. nadmiar)
8	MUS	Multiplier underflow(MAC niedomiar)
9	MIS	Multiplier floating-point invalid operation(zmienn.niewazna op.)

Multiplier/MAC: warunkowo wykonywane kody

ms Multiplier sign(znak mnozenia)
mv Multiplier overflow(przepelnienie mnozenia)

NOT ms Not multiplier sign(~znak mnozenia)
NOT mv Not multiplier overflow(~przepelnienie mnozenia)

```
r0= 0x7FFFFFFF;  
r1= 0x50;  
mrf=r0*r1(SSl);     {mv is set}  
if mv jump save;  
save:
```

```
    R0=MR0F;  
    R1=MR1F;  
    R2=MR2F;
```


```
r0=-5;  
r1=2;  
r2=r0*r1(SSl);     {mn is set}  
if ms jump add;  
add:
```

```
    r3=r0+r1;
```

MAC: Cwiczenia i mini-quiz

LAB 3

SHIFTER(przesuwnik)



ADSP-21161 32bitowy przesuwnik Barrela: cechy

- Przesunięcia arytmetyczne i logiczne
- Obracanie słów
- manipulowanie polem danych (ekstrakcja ,składanie)
- ustawianie/ czyszczenie / przelaczanie / testowanie bitu
- stałoprzecinkowe/zmiennoprzecinkowe operacje konwersji, włączając wyciąganie wykładnika, liczbe wiodacych 1 lub 0

32bitowy przesuwnik Barrela

Przykładowe instrukcje

R3 = LSHIFT R4 BY -11; // R4 logicznie przesuniety w prawo o
// 11 bitow, rezultat w R3

R1 = R1 OR LSHIFT R2 BY 8; // R2 logicznie przesuniety w lewo o 8 bitow,
// rezultat "OR"ed w R1

R15 = ASHIFT R14 by R3; // R14 arytmetycznie przesuniety o wartosc
// w R3, wynik w R15

R10 = FDEP R9 by 16:8; // 8 LSBs R9 sa skladane do
// R10 zaczynajac od bit 16 w R10

R4 = FEXT R6 BY R5; // Pole wewnatrz R6 jest ekstraktowane i
// umieszczane w R4 right-aligned

R5 = LEFTZ R0; // R5 pobiera liczbe wiodacych
// zer w R0

ADSP-21161 32bitowy przesuwnik Barrela

Instrukcje

Shifter

Rn = LSHIFT Rx BY Ry
Rn = Rn OR LSHIFT Rx BY Ry
Rn = ASHIFT Rx BY Ry
Rn = Rn OR ASHIFT Rx BY Ry
Rn = ROT Rx BY RY
Rn = BCLR Rx BY Ry
Rn = BSET Rx BY Ry
Rn = BTGL Rx BY Ry
BTST Rx BY Ry
Rn = FDEP Rx BY Ry
Rn = Rn OR FDEP Rx BY Ry
Rn = FDEP Rx BY Ry (SE)
Rn = Rn OR FDEP Rx BY Ry (SE)
Rn = FEXT Rx BY Ry
Rn = FEXT Rx BY Ry (SE)
Rn = EXP Rx
Rn = EXP Rx (EX)
Rn = LEFTZ Rx
Rn = LEFTO Rx

Rn, Rx, Ry
<bit6>:<len6>

Shifter Immediate

Rn = LSHIFT Rx BY <data8>
Rn = Rn OR LSHIFT Rx BY <data8>
Rn = ASHIFT Rx BY <data8>
Rn = Rn OR ASHIFT Rx BY <data8>
Rn = ROT Rx BY <data8>
Rn = BCLR Rx BY <data8>
Rn = BSET Rx BY <data8>
Rn = BTGL Rx BY <data8>
BTST Rx BY <data8>
Rn = FDEP Rx BY <bit6>:<len6>
Rn = Rn OR FDEP Rx BY <bit6>:<len6>
Rn = FDEP Rx BY <bit6>:<len6> (SE)
Rn = Rn OR FDEP Rx BY <bit6>:<len6> (SE)
Rn = FEXT Rx BY <bit6>:<len6>
Rn = FEXT Rx BY <bit6>:<len6> (SE)

R15-R0; register file location, fixed-point
6-bit immediate bit position and length values
(for shifter immediate operations)

Flagi statusu przesuwnika

(Shifter Status Flags)

ASTATx/y

Bit Nazwa Definicja

11	SV	Shifter overflow of bits to left of MSB
12	SZ	Shifter result zero
13	SS	Shifter input sign for exponent extract

Shifter: warunkowo wykonywane kody

s	Shifter overflow of bits to left of MSB(nadmiar)
sz	Shifter result zero(wynik przesuwника=0)
NOT sv	Not Shifter overflow(~ nadmiar przesuwника)
NOT sz	Not Shifter zero(~wynik przesuwника=0)

*jesli program jawnie zapisuje rejestr ASTAT niepelnie w tym samym cyklu, w którym przesuwnik wykonuje jakas operacje, jawny zapis do ASTAT zastepuje aktualizacje flagi wywolana przez dana operacje przesuwania

ADSP-21161 32bitowy przesuwnik Barrela

Logiczne i arytmetyczne przesuwanie

Przed:

R0	39	31	23	15	7	0	
	11111111	00000000	00000000	00000000	00000000	00000000	FF0000000
R1	39	31	23	15	7	0	
	11111111	11111111	11111111	11111000	00000000	00000000	FFFFFFF800

Logiczne przesunięcie

A po: R2 = LSHIFT R0 BY -8 or R2 = LSHIFT R0 BY R1

R2	39	31	23	15	7	0	
	00000000	11111111	00000000	00000000	00000000	00000000	00FF00000

Arytmetyczne przesunięcie

A po: R2 = ASHIFT R0 BY -8 or R2 = ASHIFT R0 BY R1

R2	39	31	23	15	7	0	
	11111111	11111111	00000000	00000000	00000000	00000000	FFFF00000

ADSP-21161 32bitowy przesuwnik Barrela


Przenoszenie pola bitowego

$R_n = R_n \text{ OR FDEP } R_x \text{ BY } R_y \text{ (SE);}$

$R_n = R_n \text{ OR FDEP } R_x \text{ BY } \langle \text{bit6} \rangle : \langle \text{len6} \rangle \text{ (SE);}$

Przykład:

$R_0 = \text{FDEP } R_1 \text{ BY } 16:8;$



ADSP-21161 3bitowy przesuwnik Barrela


Wydobycie pola bitowego

$R_n = R_n \text{ OR FEXT } R_x \text{ BY } R_y \text{ (SE);}$

$R_n = R_n \text{ OR FEXT } R_x \text{ BY } \langle \text{bit6} \rangle : \langle \text{len6} \rangle \text{ (SE);}$

Przykład:

$R_0 = \text{FEXT } R_1 \text{ BY } 16:8;$



ADSP-21161 3bitowy przesuwnik Barrela

Operacje bitowe


Rn = BCLR Rx BY Ry
 Rn = BCLR Rx BY <data8>

Rn = BTGL Rx BY Ry
 Rn = BTGL Rx BY <data8>

Rn = BSET Rx BY Ry
 Rn = BSET Rx BY <data8>

BTST Rx BY Ry
 BTST Rx BY <data8>

Przykład: R0 = BSET R0 BY R1;




32bitowy przesuwnik Barrela

BTST Rx BY Ry
BTST Rx BY <data8>

Przykład:

39 31 23 15 7 0
R0 00000000 00000000 11111111 00000000 00000000 **0000FF0000**



BTST R0 BY 8;

IF SZ JUMP skocz gdzieś;

/* SZ= 0, not zero */

/* No jump */

BTST R0 BY 7;

IF SZ JUMP *skocz gdzieś indziej;*

/* SZ = 1, zero */

/* Jump occurs*/

32bitowy przesuwnik Barrela

Przykłady i mini-quiz

LAB 4