


The ADSP-21261 Architektura jadra II

Sekcja 4

Generatory adresów danych


ADSP-21261-Diagram blokowy architektury




Metody adresowania

- **Immediate(natychmiastowe)/Direct(bezposred.) (32 bity)**
- **Indirect(posrednie)**
 - Post-modify z aktualizacja
 - Pre-modify bez aktualizacji
- **Addresowanie modulo dla buforów kolowych**
 - Rejestr bazowy pozwala na niewymuszone umieszczenie bufora
- **Bit Reversal(odwracanie bitow)**

Diagram blokowy generatora adresu danej(DAG)



Rejestry DAG (pokazane zamienniki)



Przykładowe instrukcje generatora adresów(DAG)

```
R3 = DM(0x00000000);      /* bezpośredni odczyt pamięci */
DM(I3,M0) = 0x1234;      /* pośredni zapis do pamięci */
DM(I4,M3) = TCOUNT;      /* pośredni zapis do pamięci */
F0 = PM(I10,M10);        /* pośredni odczyt pamięci (PM) */
F0 = PM(M10,I10);        /* pośredni odczyt w/ pre-modify */
F0 = PM(0x400,I10);      /* pośredni odczyt w/ immed. pre-mod */
MODIFY (I0,M0);          /* Post modify */
BITREV(I3,4);            /* odwrocenie bitow I3+4 */
```

Instrukcje DAG 1 z 2

Instrukcje Compute i Move lub Modify : (Uwaga: wielofunkcyjne operacje)
Items in italics sa opcjonalnymi czesciami instrukcji.

1. *compute*, $\left| \begin{array}{l} \text{DM}(la, Mb) = \text{dreg1} \\ \text{dreg1} = \text{DM}(la, Mb) \end{array} \right|$, $\left| \begin{array}{l} \text{PM}(lc, Md) = \text{dreg2} \\ \text{dreg2} = \text{PM}(lc, Md) \end{array} \right|$;
2. *IF condition* *compute* ;
- 3a. *IF condition* *compute*, $\left| \begin{array}{l} \text{DM}(la, Mb) \\ \text{PM}(lc, Md) \end{array} \right| = \text{ureg}$;
- 3b. *IF condition* *compute*, $\left| \begin{array}{l} \text{DM}(Mb, la) \\ \text{PM}(Md, lc) \end{array} \right| = \text{ureg}$;
- 3c. *IF condition* *compute*, $\text{ureg} = \left| \begin{array}{l} \text{DM}(la, Mb) \\ \text{PM}(lc, Md) \end{array} \right|$;
- 3d. *IF condition* *compute*, $\text{ureg} = \left| \begin{array}{l} \text{DM}(Mb, la) \\ \text{PM}(Md, lc) \end{array} \right|$;
- 4a. *IF condition* *compute*, $\left| \begin{array}{l} \text{DM}(la, \langle \text{data6} \rangle) \\ \text{PM}(lc, \langle \text{data6} \rangle) \end{array} \right| = \text{dreg}$;
- 4b. *IF condition* *compute*, $\left| \begin{array}{l} \text{DM}(\langle \text{data6} \rangle, la) \\ \text{PM}(\langle \text{data6} \rangle, lc) \end{array} \right| = \text{dreg}$;
- 4c. *IF condition* *compute*, $\text{dreg} = \left| \begin{array}{l} \text{DM}(la, \langle \text{data6} \rangle) \\ \text{PM}(lc, \langle \text{data6} \rangle) \end{array} \right|$;
- 4d. *IF condition* *compute*, $\text{dreg} = \left| \begin{array}{l} \text{DM}(\langle \text{data6} \rangle, la) \\ \text{PM}(\langle \text{data6} \rangle, lc) \end{array} \right|$;
5. *IF condition* *compute*, $\text{ureg1} = \text{ureg2}$;

Instrukcje DAG 2 z 2

- 6a. *IF condition* *shiftimm,* $\left| \begin{array}{l} \text{DM}(Ia, Mb) \\ \text{PM}(Ic, Md) \end{array} \right| = \text{dreg} ;$
- 6b. *IF condition* *shiftimm,* $\text{dreg} = \left| \begin{array}{l} \text{DM}(Ia, Mb) \\ \text{PM}(Ic, Md) \end{array} \right| ;$
7. *IF condition* *compute,* **MODIFY** $\left| \begin{array}{l} (Ia, Mb) \\ (Ic, Md) \end{array} \right| ;$

Immediate Move Instructions

- 14a. $\left| \begin{array}{l} \text{DM}(\langle \text{addr32} \rangle) \\ \text{PM}(\langle \text{addr32} \rangle) \end{array} \right| = \text{ureg} ;$
- 14b. $\text{ureg} = \left| \begin{array}{l} \text{DM}(\langle \text{addr32} \rangle) \\ \text{PM}(\langle \text{addr32} \rangle) \end{array} \right| ;$
- 15a. $\text{DM}(\langle \text{data32} \rangle, Ia) = \text{ureg} ;$
 $\text{PM}(\langle \text{data32} \rangle, Ic)$
- 15b. $\text{ureg} = \left| \begin{array}{l} \text{DM}(\langle \text{data32} \rangle, Ia) \\ \text{PM}(\langle \text{data32} \rangle, Ic) \end{array} \right| ;$
16. $\left| \begin{array}{l} \text{DM}(Ia, Mb) \\ \text{PM}(Ic, Md) \end{array} \right| = \langle \text{data32} \rangle ;$
17. $\text{ureg} = \langle \text{data32} \rangle ;$
- 19a. **BITREV** $(Ia, \langle \text{data32} \rangle ;$


Adresowanie pośrednie: Pre-Modify

$ureg = DM (Mx, lx)$

$ureg = PM (Mx, lx)$

Pre-modify z rejestrem M, bez aktualizacji

Przykłady: $r1 = pm(m10, i15);$
 $r8 = dm(m3, i1);$



tylko wyjście, bez aktualizacji


**Pre-modify z bezpośrednią wartością,
bez aktualizacji**

Przykłady: $if av r1 = pm(0x11, i15);$
 $dm(127, i5) = addr_1;$

Adresowanie pośrednie: Post-Modify

ureg = DM (Ix , Mx)

ureg = PM (Ix , Mx)



- z rejestrem M , aktualizacja rejestru I

Przykłady: f5=pm(i9,m12);
dm(i0,m3)=r3;
dm(i0,0)=0x1234;

- z bezpośrednia wartoscia, aktualizacja rejestru I

Przykłady: f15=dm(i0,6);
if av r1=pm(i15,0x11);

Adresowanie pośrednie: Modify


modify (Ix , Mx)

modify (Ix , Mx)

•z rejestrem M , z/ aktualizacja

Przykłady: modify (i15, m10);
modify (i5, m6);

only update, no output



•bezpośrednia wartosc, z/ aktualizacja

Przykład: modify (i4, 304);
modify (i8, 24);

Rejestrowe pośrednie adresowanie pamięci

Post-modify z rejestrem M , aktualizacja rejestru I

Przykłady: f5=pm(i9,m12);
dm(i0,m3)=r3, r1=pm(i15,m10);

Pre-modify z rejestrem M , bez aktualizacji

Przykłady: r1=pm(m10,i15);
jump(m13,i11);

Post-modify z bezpośrednia wartoscia, aktualizacja rejestru I

Przykłady: f15=dm(i0,6);
if av r1=pm(i15,0x11);

Pre-modify z bezpośrednia wartoscia, bez aktualizacji

Przykłady: if av r1=pm(0x11,i15);
dm(127,i5)=laddr;


Buforowanie kolowe z DAGs

- Bit Global circular buffer enable (CBUFEN) w trybie MODE1
- DAG1 i DAG2 wspieraja buforowanie kolowe
- Rejestry L okreslaja Length(dlugosc)
- Rejestry I okreslaja adres (Index) wewnatrz bufora
- Rejestry B precyzuja adres bazowy
 - Uwaga: Zainicjalizowanie rejestru B automatycznie inicjalizuje zwiazany z nim rejestr I*
- Rejestry M okreslaja wartosc offsetu (Modify) moga byc dodatnie i ujemne
- tylko operacje Post-Modify pracuja z buforami kolowymi

Bufory kolowe (Adresowanie Modulo)

Dlugosc = 11

Adres bazowy= 0 Modifier (rozmiar kroku) = 4



Sequence shows order in which locations are accessed in one pass. Sequence repeats on subsequent passes.

Przykładowy kod adresowania modulo

```
#include "def21161.h"
.SECTION/DM example_DM;          /*DM segment          */
.VAR  Buff[11];                  /*Define Buffer        */
                                   /*End of segment      */
                                   /*                    */
.SECTION/PM example_PM;          /*PM segment          */
L0 = length(Buff);               /*L0 = Length of Buff */
M0 = 4;                           /*Modify value = 4     */
B0 = Buff;                         /*B0 = Base address    */
//I0 = Buff; done automatically   I0 = Start address of Buff
Bit Set MODE1 CBUFEN;            /*Enables circular buffering */
R1 = DM (I0, M0);                 /*Fetch 0              */
R2 = DM (I0, M0);                 /*Fetch 4              */
R3 = DM (I0, M0);                 /*Fetch 8              */
R4 = DM (I0, M0);                 /*Fetch 1              */
.                                  /*                    */
.                                  /*                    */
.                                  /*                    */
R11 = DM (I0, M0);                /*Fetch 7              */
Bit CLR MODE1 CBUFEN;             /*Disables circular buffering */
                                   /*End of segment      */
```


ADSP-21161: Odwracanie bitów

Odwracanie bitów w ADSP-21161 może być zrealizowane dwoma sposobami:

- Tryb Bit Reverse :
 - DAG1 bit-odwraca 32-bitowe wyjście adresowe z I0
 - DAG2 bit-odwraca 32-bitowe wyjście adresowe z I8
 - Zawartości rejestru I0,I8 są niezmienniane
 - Bit 1 trybu MODE1 (BR0) musi zostać ustawiony.
 - Bit 0 trybu MODE1 (BR8) musi być ustawiony.
- Instrukcja odwracania bitów:
 - Instrukcje BITREV odwracają bity rejestrów I0-I15.
 - Wyjście nie jest adresem.

Ustawianie trybów DAG

MODE1



CBUFEN
0=Disable Circular
1=Enables Circular

BDCST1
0= Disable I1 Broadcast
1= Enable I1 Broadcast

BDCST9
0= Disable I9 Broadcast
1= Enable I9 Broadcast

RND32
0=Round Floating-Point Data to 40 bits
1=Round Floating-Point Data to 32 bits

CSEL
Condition Code Select
00=Bus Master Condition

PEYEN
0= Disable PEy- SISD mode
1= Enable PEy-SIMD mode



TRUNC
0=Floating - Point Round -to-Nearest
1=Floating -Point Truncation

SSE
0= Disable Short Word Sign Extension
1= Enable Short Word Sign Extension

ALUSAT
0= Disable ALU Saturation
1= Enable ALU Saturation

IRPTEN
0= Disable Interrupts
1= Enable Interrupts

NESTM
0= Disable Interrupt Nesting
1= Enable Interrupt Nesting

SRRFL
0= Enable R7 - R0 Primary
1= Enable R7 -R0 Secondary

BR8
0= Disable I8 Bit -Reversing (DAG 2)
1= Enable I8 Bit -Reversing (DAG 2)

BR0
0= Disable I0 Bit - Reversing (DAG 1)
1= Enable I0 Bit - Reversing (DAG 1)

SRCU
0= Enable MR Primary
1= Enable MR Alternative

SRD1H
0= Enable DAG1 7 - 4 Primary
1= Enable DAG1 7 - 4 Alternate

SRD1L
0= Enable DAG1 3 - 0 Primary
1= Enable DAG1 3 - 0 Alternate

SRD2H
0= Enable DAG2 15 -12 Primary
1= Enable DAG2 15 -12 Alternate

SRD2L
0= Enable DAG2 11 - 8 Primary
1= Enable DAG2 11 - 8 Alternate

SRRFH
0=Enable R15 - R8 Primary
1= Enable R15 - R8 Alternate


DAG (generator adresów danych)

Cwiczenia i Mini-Quiz

LAB 6

Program Sequencer


ADSP21161 diagram blokowy architektury




Program Sequencer: cechy

- Zachowuje: petle, skoki, podprogramy, przerwania, i instrukcje spoczynkowe
- zachowuje stosy:
 - PC Stack: głębokosc=30, podprogramy&adres powrotu z przerwania, top petli Do
 - Do Loop Stack: głębokosc=6, koncowy adres, warunek liczenia i zakonczenia
 - Status Stack: głębokosc=15, zachowuje ASTATx/y & MODE1 dla IRQ2-0, Timer, i przerwania VIRPT
- 3 poziomowe wykonanie potokowe pozwala na szybkie wykonanie instrukcji:Fetch(pobrania)
Decode(dekodowania) / Execute(wykonania)
- Pamiec Cache pozwala na trzyprzewodowa odtworzenie z dwoch przestrzeni pamieci
- Pozwala na zrownoleglenie z obliczeniami dla zwiekszenia wydajnosci
- Zero-Overhead petli Do Until
- opóźnione skoki, Call, RTS, RTI


ADSP-21161: Program Sequencer



Zmiany w wykonaniu programu




Linear Flow




Loop


Loop
N Times




Jump



Subroutine



Interrupt



Idle

Przykładowe instrukcje wykonania programu

```
if eq jump label; /* bezposredni skok */  
if le jump (pc,25); /* wzgledny skok */  
if ge jump (m8,I9); /* posledni skok */  
if lt call rfft (DB); /* delayed call */  
    i0=real_data;  
    r0=Npoints;  
if ne rts (DB), f0=f1*f2; /* delayed return & compute */  
    r0=fix f0;  
    dm(result)=r0;  
lcntr=44, do samples until lce; /* counter based do loop */  
    r0=dm(i0,1);  
samples: dm(i1,1)=r0;  
lcntr=23, do (pc,2) until lce; /* early exit from do loop */  
    r0=r0-r2;  
    if eq jump outahere (la);
```

Instrukcje kontroli wykonywania programu(21161)

<i>IF warunek</i>	JUMP	$\left(\begin{array}{l} \text{<addr24>} \\ \text{(PC,<reladdr24>)} \end{array} \right)$	$\left(\begin{array}{l} \text{DB} \\ \text{LA} \\ \text{CI} \\ \text{DB,LA} \\ \text{DB,CI} \end{array} \right);$	
<i>IF warunek</i>	CALL	$\left(\begin{array}{l} \text{<addr24>} \\ \text{(PC,<reladdr24>)} \end{array} \right)$	(DB);	
<i>IF warunek</i>	JUMP	$\left(\begin{array}{l} \text{(Md,Ic)} \\ \text{(PC,<reladdr6>)} \end{array} \right)$	$\left(\begin{array}{l} \text{DB} \\ \text{LA} \\ \text{CI} \\ \text{DB,LA} \\ \text{DB,CI} \end{array} \right)$, $\left(\begin{array}{l} \text{obliczenie} \\ \text{ELSE obliczenie} \end{array} \right);$
<i>IF warunek</i>	CALL	$\left(\begin{array}{l} \text{(Md,Ic)} \\ \text{(PC,<reladdr6>)} \end{array} \right)$	(DB)	, $\left(\begin{array}{l} \text{cobliczenie} \\ \text{ELSE obliczenie} \end{array} \right);$

(CI) Clear Interrupt(wyzeruj przerwanie)
 (LR) Loop Reentry(ponowne wejście do petli)
 (DB) Delayed Branch
 (LA) Loop abort(przerwanie petli) (pop loop and PC stacks)

Potok instrukcji(Instruction Pipeline)

- Potok instrukcji pozwala ADSP-21161 operowac na szybszych cyklach
- Te cykle zachodza na siebie lub sa potokowe, daja wiecej czasu na wykonanie

Fetch Cycle(pobrania): procesor odczytuje instrukcje z PM lub Cache

Decode Cycle(dekodowania):instrukcja jest tlumaczona, generuje warunki, które steruja wykonaniem

Execute Cycle(wykonania): operacje sprecyzowane przez instrukcje sa wykonywane

czas (cykle) 

Execute Instruction			0X40005	0X40006	0X40007
Decode Instruction		0X40005	0X40006	0X40007	0X40008
Fetch Instruction	0X40005	0X40006	0X40007	0X40008	0X40009

Po Reset

Nieopoznione Galezie

•W dowolnej chwili gdy cykl wykonania programu jest przerwany przez galaz, licznik operacji musi ponownie rozpocząć dekodowanie i pobrać instrukcje na miejsce przeznaczone

•Licznik operacji znosi wykonanie dwóch instrukcji ulokowanych po instrukcji branch (galaz)

```

... N-1
if lt jump j; N
f0=dm(i0,m2); N+1
f1=f0*f2; N+2
... N+3

```

•Instrukcja branch potrzebuje 3 cykli do wykonania się

czas (cykle)



Execute Instruction	jump J N	nop	nop	J	J+1
Decode Instruction	N+1>nop	N+2>nop	J	J+1	J+2
Fetch Instruction	N+2	J	J+1	J+2	J+3

Opoznione Galezie

- Opozniona-Galaz pozwala programiscie na uzycie dwóch instrukcji po branch, dajac bardziej wydajny kod
- Dla warunkowych galezi te dwie instrukcje sa zawsze wykonywane -niezaleznie czy warunek jest spelniony czy nie
- Instrukcje branch potrzebuja nadal 3 cykli do wykonania

```

... N-1
if lt jump j (db); N
f0=dm(i0,m2); N+1
f1=f0*f2; N+2
... N+3


```

czas (cykle) 

Execute Instruction	jump J (db) N	N+1	N+2	J	J+1
Decode Instruction	N+1	N+2	J	J+1	J+2
Fetch Instruction	N+2	J	J+1	J+2	J+3

Zero-Overhead Looping

- Zastosowane do wydajnych petli sprzętowych, wyłączając overhead instrukcji do dekrementacji licznika, testowania warunku, i branch
- Wszystkie dane potrzebne do maintain up to 6 zagnieżdżonych petli są przechowywane na stosach wewnątrz Program Sequencer(programowego licznika operacji)
- Licznik petli(loop counter) (LCNTR) lub warunek arytmetyczny może zakończyć petle



Pamięć podręczna rozkazów (Instruction Cache)


Zwalnia magistrale PM by umożliwić jednocyklowy dostęp do danych z przestrzeni PM (DAG2)

- Chowa tylko instrukcje, które kolidują z data accesses na magistrali PM Data Bus
 - Bardzo wydajne ponieważ nie każda instrukcja będzie miała dostęp do szyny danych PM
 - Druga droga, ustawienie współdziałających z wejściami dla 32 instrukcji
 - algorytm aktualizacji Least Recently Used (LRU)
- Przezroczysta dla programisty, użycie petli Do Until zwiększa wydajność kodu
- Jeśli instrukcja wykonywana na adresie n wymaga dostępu do magistrali PM data bus, zachodzi konflikt z instrukcją pobieraną spod adresu $n+2$.
 - jeżeli instrukcja spod $n+2$ znajduje się już w pamięci podręcznej (a cache hit occurs)
 - w innym wypadku pojawia się zanik pamięci cache, i...
 - jeden cykl overhead jest tracony
 - instrukcja pod $n+2$ jest ładowana do pamięci podręcznej

adres n	$f_0 = f_3 * f_4, \quad PM(I_9, m_8) = f_5;$
adres $n+1$	$f_0 = f_0 * f_5;$
adres $n+2$	$f_6 = f_6 + f_0;$




Pamięć podreeczna pozwala na 3 sposoby działania magistrali



Single Data Transfer: $f0 = \text{float}(r0)$, $r1 = \text{DM}(i0, m0)$;

Dual Data Transfer: $f0 = f8 * f12$, $f4 = f0 + f4$, $f8 = \text{DM}(i0, m0)$, $f12 = \text{PM}(i8, m8)$;

Funkcja pamięci podrecznej



Uwaga: ostatnie 4 bity adresu wybiera ustawienie pamięci podrecznej (way)

Zasmiecanie pamieci(Trashing the Cache)

Unikajcie nastepujacej sytuacji:

LOOP

[000300] R2 = PM(I9,M10);

[000310] R3 = PM(I10,M10);

[000320] PM(I8,M9) = R1;

- Instrukcja pod 0x303, 0x313 i 0x323 konkurują o ten sam ustawienia wejsciowe cache'u
- Rozwiązanie: przesuniecie instrukcji o jedna lokacje

Obsługiwanie przerwan

(Interrupt Handling)

- **Przerwania mogą być generowane przez:**
 - zewnętrzne sygnały przerwan: IRQ2-0
 - timer
 - przepełnienie bufora kołowego (Wrap) dla I7 i I15
 - przepełnienie stosu statusu lubpetli
 - zapelnienie stosu PC
 - przepełnienie, niedopełnienie lub błędny wynik obliczeń
 - Vector Interrupt: VIRPT
 - Link Port Service Request: LSRQ
 - przerwania programowe użytkownika : SFT3-0
 - 14 kanałów DMA
 - wykrycie nielegalnego warunku wejściowego
- **IOP Register Access**
- **Unaligned 64-Bit Memory Access (for LW option)**

Obsługiwanie przerwan

- przerwania zewnętrzne mogą reagować na poziom lub zbocze, ustawianie w MODE2
- przerwania mają priorytet i mogą być maskowane w IMASK, LIRPTL
- bit Global Interrupt Enable w trybie MODE1
- tablica wektorów przerwan ma początek pod 0x00040000*
- Wektorowanie trwa min 3 cykle overhead (3 NOPy są wykonywane)

* *no-boot mode: extern 0x200000*

Tablica wektorów przerwan i priorytety

<u>Nazwa</u>	<u>Adres</u>	<u>Interrupt Vector Address</u>	<u>Function</u>	
<i>reserved</i>	0x00		Reserved interrupt(zarezerwowane przerwanie)	WIEKSZY PRIORYTET ↑
RSTI	0x04		Reset vector address (niejawne IDLE na 0x40004)	
IICD	0x08		Illegal input condition detected(nielegalny warunek wejsciowy wykryty)	
SOVFI	0x0C		Status stack/loop stack overflow or PC stack full:	
TMZHI	0x10		High priority timer interrupt(przerwanie timera o wysokim priorytecie)	
VIRPTI	0x14		Vector Interrupt	
IRQ2I	0x18		Hardware Interrupt 2 (IRQ2)(przerwanie sprzetowe)	
IRQ1I	0x1C		Hardware Interrupt 1 (IRQ1)	
IRQ0I	0x20		Hardware Interrupt 0 (IRQ0)	
<i>reserved</i>	0x24		Reserved interrupt(zarezerwowane przerwanie)	
SP0I	0x28		Serial port 0 channel A/B RX/TX buffers (DMA Channel 0 & 1)	
SP1I	0x2C		Serial port 1 primary A, secondary B RX/TX buffers (DMA Channel 2 & 3)	
SP2I	0x30		Serial port 2 primary A, secondary B RX/TX buffers (DMA Channel 4 & 5)	
SP3I	0x34		Serial port 3 primary A, secondary B RX/TX buffers (DMA Channel 6 & 7)	
LP0I	0x38		Link Buffer 0 (DMA Channel 8)	
LP1I	0x3C		Link Buffer 1 (DMA Channel 9)	
SPIRI	0x40		SPI Receive (DMA Channel 8)	
SPITI	0x44		SPI Transmit (DMA Channel 9)	

Tablica wektorów przerwan i priorytety

Nazwa Adres Interrupt Vector Address Function

Nazwa	Adres	Interrupt Vector Address	Function
<i>reserved</i>	0x48		Reserved Interrupt (zarezerwowane przerwanie)
<i>reserved</i>	0x4C		Reserved Interrupt
EP0I	0x50		External Port Buffer 0 (DMA Channel 10)
EP1I	0x54		External Port Buffer 0 (DMA Channel 11)
EP2I	0x58		External Port Buffer 0 (DMA Channel 12)
EP3I	0x5C		External Port Buffer 0 (DMA Channel 13)
LSRQI	0x60		Link service request
CB7I	0x64		DAG1 buffer 7 circular buffer overflow
CB15I	0x68		DAG2 buffer 15 circular buffer overflow
TMZLI	0x6C		Lower priority timer interrupt(przerwanie timera o mniejszym priorytecie)
FIXI	0x70		Fixed-point overflow interrupt(przerwanie/na/przepelnienie/staloprzecinkowe)
FLTOI	0x74		Floating-point overflow exception interrupt(zmienn. przecinkowe przepelnienia
FLTUI	0x78		Floating-point underflow exception interrupt(zmienn.przecinkowe niedomiaru)
FLTII	0x7C		Floating-point invalid exception interrupt(zmienn.przecinkowe nieprawid. wyjatku)
SFT0I	0x80		User software interrupt 0(przerwanie programoweuzytkownika)
SFT1I	0x84		User software interrupt 1
SFT2I	0x88		User software interrupt 2
SFT3I	0x8C		User software interrupt 3
<i>reserved</i>	0x90		Reserved Interrupt



MNIEJSZY PRIORYTET

Przykład wektora przerwan

po Reset

```
IVT_Start: nop; nop; nop; nop;
RSTI:  nop; JUMP start; rti; rti;
        nop; nop; nop; nop;
SOVFI: rti; rti; rti; rti;
TMZHI: rti; rti; rti; rti;
        rti; rti; rti; rti;

        bit tgl ASTAT FLG0; rti; rti; rti;
        rti; rti; rti; rti;
        rti; rti; rti; rti;
        nop; nop; nop; nop;

        jump ISR_Receive; rti; rti; rti; /* SP0I  DMA0/1  SP0  */
        rti; rti; rti; rti;           /* SP1I  DMA2/3  SP1  */
        rti; rti; rti; rti;           /* SP2I  DMA4/5  SP2  */
        rti; rti; rti; rti;           /* SP3I  DMA6/7  SP3  */

ISR_Receive:  r1=dm(RX0A);           /*get input samples*/
              dm(i0,m0)=r1;
              r2=dm(i2,m2);
              r3=r5 xor r4;
              dm(i3,m4)=r3;
              rti;
```


wysoki




niski

IRPTL i IMASK

IRPTL IMASK



LIRPTL



Stos statusu(Status Stack)

- **Zachowuje ASTAT i MODE1 tylko dla następujących instrukcji:**
 - przerwanie zewnętrzne IRQ0, IRQ1, IRQ2
 - przerwanie przez timer
 - przerwanie VIRPT
- **Zaimplementowane w sprzeczce, 15 poziomów głębokości**
- **Inne przerwania mogą użyć jawnych instrukcji**

```
irq:  push STS; // saves MODE1 and ASTAT
      . . .
      rti (db);
      pop STS;
      nop;
```

- **bity FLAG3-0 w ASTAT nie działają**

Zwloka przerwania

(Interrupt Latency)

- **Minimalna zwloka przerwania**
 - Synchronizacja i zatrzymywanie (1 cykl)
 - Rozpoznanie (1 cykl)
 - Rozgalezienie do wektora przerw (2 cykle)
- **Dodatkowe opoznienia**
 - Brak pamieci Cache (1 cykl)
 - Opoznienie galezi (max. 2 cykle)
 - Ostatniej iteracji 1/2och instrukcji petli 'do until' (max. 3 cykle)
 - Pending off-chip accesses (opoznione dostepy do chipu)
- **Skok z tablicy wektorów przerw do programu obslugi**
 - nieopoznione (3 cykle)
 - opoznione (1 cykl)

Symulowanie przerwan

Interrupt Timing ? x

New Interrupt

External interrupts:
Flag0

Interrupt Properties

Min cycles: 500 Max cycles: 2000 Offset cycles: 2100

Interrupts:


Name	Min	Max	Delay
IRQ0	100	1000	250
Flag0	500	2000	2100

Buttons: OK, Cancel, Add, Remove, Remove All

Timer

- **Generuje okresowe przerwania,**
 - zapewnia TIMEXP pin przez 4 cykle
 - przerwania sa obsługiwane wtedy gdy sa globalnie zezwolone i niezamaskowane
- **Timer zlicza wymagana liczbe cykli rozkazowych**
- **Timer jest uaktywniany przez ustawienie bitu w rejestrze MODE2 (rozpoczyna zliczanie przez timer)**
- **2 32 bitowe rejestry systemowe kontroluja timer**
 - **TCOUNT:** zawiera liczbe cykli rozkazowych do zliczenia. TCOUNT dekrementuje sie w kazdym cyklu rozkazowym.
 - **TPERIOD:** zawiera wartosc, która bedzie automatycznie zaladowana do TCOUNT kiedy odliczanie uplynie ($TPERIOD + 1 = \text{okres timer}$)
- **Kiedy TCOUNT=0 zgloszenie przerwania jest generowane i TIMEXP jest ustawiony w poziom wysoki przez 4 cykle rozkazowe**
- **TCOUNT i TPERIOD moga zostac odczytane/zapisane w dowolnym czasie**

Timer



Przykład kodu ustawiania timera:

```
tperiod = N-1;          /* #cykli w przedziale */
tcount = tperiod;      /*init tcount  */
bit set imask 0x10;    /* odmaskow. przerwania */
bit set mode1 0x1000; /* zezw. na przerwania */
bit set mode2 0x20;   /* uaktywnienie timera */
intw: idle;           /* instrukcja, oczekiwanie na przerw. */
jump intw;            /* adres powrotu z przerwania */
```

Programowalne flagi I/O

- 12 pinów I/O ogólnego przeznaczenia
- Programowalne dla wejścia lub wyjścia
- Wytwarzane wyjście i probkowanie oparte na PLLICLK (wyjście z CLKIN~ i CLKDBL~)
- **Flagi 0-3**
 - Control => Mode2
 - Status => ASTAT
 - pozwala na galezie warunkowe
- **Flagi 4-11 (IOFLAG – IOP register)**
 - Control => bity 8 -15 rejestru IOFLAG
 - Status => bity 0 - 7 rejestru IOFLAG
 - nie ma warunkowych galezi

SREG: Rejestry trybu

MODE1

- **Chwyta często zmieniane informacje o konfiguracji chipu**
 - 40/32 bitowy tryb zmiennoprzecinkowy
 - tryb Round lub Truncate (obcinania)
 - tryb Short word sign extend
 - uaktywnienie Global interrupt
 - tryb nasycenia ALU (ALU saturation mode)
 - uaktywnienie zagnieżdżania przerwan (Interrupt nesting enable)
 - tryb odwracania bitów (Bit reverse mode)
 - uaktywnienie Global Circular Buffer
 - uaktywnienie podstawowego/alternatywnego rejestru
 - uaktywnienie SIMD
- **Automatycznie zachowywany na stosie statusu (obok ASTAT) przez przerwania przyciskami IRQ2-0, timer, i VIRPT, i jest odtworzony podczas powrotu**

MODE2

- **Chwyta nieczęsto zmieniane informacje o konfiguracji chipu**
 - wrażliwość przerwania na zbocze lub poziom (Interrupt edge or level sensitivity)
 - kierunek flag I/O
 - uaktywnienie timera (Timer enable)
 - uaktywnienie/ dezaktywacja/ zawieszona działalność pamięci cache (Cache enable/disable/freeze)
- **Nie jest zachowywany w trakcie przerwan**

Tryb maskowania rejestru

Mode Mask Register

- **Kazdy bit w MMASK odpowiada bitowi w MODE1.**
- **Podczas wchodzenie w procedure obsługi przerwania lub użycia instrukcji “push sts”, DSP umieszcza zawartosc MODE1 na stosie statusu i ładuje MODE1 z wartoscia MMASK**

Uwaga: MMASK wylacza SIMD jako wartosc domyslna

Manipulacja Bitu Rejestru Systemu SREG

Skladnia:

BIT

SET
CLR
TGL
TST
XOR

sreg <data32>;

Przyklad:

```
bit set mode1 0x12000; Sets 32-bit RND & ALU Saturation  
bit set mode1 RND32 | ALUSAT;
```

```
bit tst ustat1 0x5;      Testuje bit 0 i bit 2 i skacze  
if tf jump label;      jesli prawda
```

```
bit clr ustat1 0x4;      kasuje bit 2 ustat1
```

- Jesli instrukcja **bit tst** lub **bit xor** jest prawdziwa, flaga BTF jest ustawiana w rejestrze ASTAT .

Warunek TF jest oparty na fladze BTF w rejestrze ASTAT .

- Dziala tylko na rejestrach systemowych i operuje na kazdym lub wszystkich 32 bitach równolegle.