


Architektura SIMD i model programowania

Sekcja 8

ADSP-21161: Diagram blokowy architektury



SIMD ADSP-21160 pojęcia

SISD = Single Instruction Single Data (pojedyncza instrukcja, pojedyncza dana)

–układy z rodziny ADSP-2106x SHARC

SIMD = Single Instruction Multiple Data (pojedyncza instrukcja, wielo raka dana)

–W trybie SIMD , identyczne instrukcje wykonane na jednostkach PEx i PEy; różnica to dana

•**Element przetwarzający = ALU, Multiplier, Shifter, & Register file**

• **Operacje Explicit(jawne) vs. Implicit(niejawne)**

– Operacje Explicit sa pisane w kodzie źródłowym i wykonywane w PEx

– Operacje Implicit sa wykonywane w PEy. Sa nazywane implicit poniewaz zapewniaja te same operacje jak w PEx i NIE sa domyslnie pisane w kodzie zrodlowym

•w przykladowej instrukcji pokazanej tutaj , $r0 = r1+r2$; jest operacja explicit dla PEx, operacja implicit , która wykonuje sie w PEy (w tym samym cykl) jest $s0=s1+s2$. Rejestry $r0, r1, i r2$ sa formalnie zdefiniowanymi rejestrami PEx a rejestrmi implicit w PEy sa $s0, s1, i s2$

Cechy SIMD ADSP-21161

- **SIMD jest TRYBEM operacji**
 - **Rozwój dla architektury 2106x**
 - **Każda instrukcja obliczeniowa lub z dostępem dodanych jest wykonywana w obu elementach przetwarzających**
 - **Każdy z elementów przetw. operuje na różnych danych**
 - **Zwiększenie szerokości szyn danych PM i DM do 64bitow**
 - umożliwia przepływ czterech 32-bitowych słów w każdym cyklu (dwóch przez każda z szyn danych)

SIMD Mode Enable Bit (bit aktywujacy tryb SIMD)

Zalaczajac plik def21161.h, uzyj nastepujacej skladni :


bit set mode1 PEYEN;

bit clr mode1 PEYEN;

Symboliczne nazwy makr "PEYEN" and "SIMD"sa zdefiniowane by korespondowac z MODE1 Bit 21 , moga byc uzyte zeby uruchomic tryb SIMD

Uwaga: rejestr MODE1 ma jednocyklowe opoznienie (zmiany daja efekt w drugim cyklu po zmianie

MODE1 rejestr



PEYEN = Enable dla przetwarzanego elementu Y lub
SIMD Enable Bit

0 ==> tylko PEx aktywowane(enabled)



1 ==> PEx i PEy aktywowane(enabled)

Obliczenia i operacje z dostępem do danych: **SISD vs SIMD**

- **SIMD Enabled (aktywowany tryb SIMD):**
 - kiedy jakiegokolwiek obliczenie lub dostęp do danych ma miejsce, będzie wykonywać się automatycznie w obu elementach przetwarzających
 - $F0 = F1 + F2$; formalnie zdefiniowane w kodzie programu
 - będzie wykonane w PEx
 - $S0 = S1 + S2$ operacja niejawną nie zdefiniowaną w kodzie źródłowym
 - będzie automatycznie wykonana w PEy w tym samym cyklu instrukcji
- **SIMD Disabled (aktywowany tryb SISD):**
 - tylko instrukcje jawne będą wykonane w PEx

Transfer i wymiana danych między rejestrami SISD vs SIMD

- **R0 = S4;**
- **SISD:** transfer ma miejsce z jednego rejestru do innego
- **SIMD:** transfer pomiędzy **R0** and **S4** w **PE_x** podobnie transfer pomiędzy rejestrami **S0** i **R4** w **PE_y**
- **R0 <-> S4;**
- Wymiana pomiędzy rejestrem danych w **PE_x** i rejestrem danych w **PE_y**
- Operacja wymiany jest taka sama w **SISD** jak w **SIMD**; żadna dodatkowa operacja nie ma miejsca w trybie **SIMD**.



ADSP-21161 Dostęp do danych

ADSP-21161: parametry dostępu do pamięci

Opcje, które wpływają na liczbę bitów dostępnych z pamięci:

- **SINGLE(pojedynczy) lub DUAL ACCESS(podwojny dostęp)**
 - pojedynczy dostęp wygląda tak: $r0 = DM(i0, m0)$;
 - podwojny dostęp wygląda tak: $r0 = DM(i0, m0)$, $r4 = PM(i8, m8)$;
- **ADDRESS SPACE(przestrzeń adresowa)**
 - Short Word, Normal Word, Long Word
 - opcja instrukcji LW (Long-Word)
 - zapewnia 64bitowy dostęp w przestrzeni Normal Word
- **Tryb SISD VS. SIMD (aktywowany przez bit w MODE1)**
- **Tryb BROADCAST (aktywowany przez bit w MODE1)**
- **EXTENDED PRECISION VS. NORMAL PRECISION**

Dostęp do pamięci: rozmiar dostępnych słów

•Rozmiar dostępnych słów

- Long Word (dwa słowa 32-bitowe)
- Extended Precision Normal Word (słowo 40-bitowe)
- Normal Word (słowo 32-bitowe)
- Short Word (słowo 16-bitowe)

•Przestrzeń adresowa

- Long word space: 64 bity/dostęp
- Normal word space: 32 bity/dostęp
- Short word space: 16 bity/dostęp

Dostęp do pamięci: Tryb DSP SISD czy SIMD


•Tryb SISD VS. SIMD(uruchamiany przez bit w MODE1)

- SISD implikuje, że dane pojdą tylko do jednego register file
- SIMD implikuje, że dane pojdą do obu rejestrów PEx i PEy
- Parowanie rejestrów: r0/s0, r1/s1,, r15/s15 (“complimentary” registers, i.e. r0 i s0)
- Relacja jawna pomiędzy rejestrami PEx i PEy koresponduje do komplementarnych par rejestrów
- Transfery SIMD mają zawsze wynik w transferze danych pomiędzy rejestrem jawnym i adresem jawnym i pomiędzy rejestrem niejawnym i adresem niejawnym


Normal-Word Space - Single Data - SISD

Przykład:
 $r0 = dm(i0, m0);$


Blok pamieci 0




Blok pamieci 1




$I0 = 0x50000$



PEy Register File



PEx Register File



• $I0$ points to normal word space in block 1



Normal-Word Space - Dual Data - SISD

Przykład:

$r0=dm(i0,m0)$, $r4=pm(i8,m8)$;


Blok Pamieci 0

Blok pamieci 1



$I8=0x40000$


$I0=0x50000$



PEy Register File



PEx Register File




- $I0$ points to normal word space in block 1
- $I8$ points to normal word space in block 0


Normal-Word Space - Single Data - SIMD

Przykład:
`r0=dm(i0,m0);`


Blok pamieci 0




Blok pamieci 1




I0=0x50000



PEy Register File



PEx Register File



•I0 points to normal word space in block 1



Normal-Word Space - Dual Data - SIMD

Przykład:

$r0=dm(i0,m0)$, $r4=pm(i8,m8)$;


Blok pamieci 0

Blok pamieci 1



$I8=0x40000$

$I0=0x50000$





PM Data Bus

DM Data Bus

PEy Register File

PEx Register File



- $I0$ points to normal word space in block 1
- $I8$ points to normal word space in block 0

ADSP-21161 dostęp do pamięci: Tryb Broadcast

•Tryb BROADCAST(uruchamiany przez bit w MODE1)

- Tryb Broadcast Mode pracuje tak samo w SISD i SIMD. Ten tryb jest niezależny od bitu SIMD enable w rejestrze MODE1
- Tylko do odczytów pamięci
- Dana z jednej lokacji pamięci przepływa do obu rejestrów Register Files
- Wyzwalanie i użycie trybu Broadcast
 - Jeden rejestr w każdym DAG używany dla Broadcast (I1, I9)
 - BDCST1 zezwala na broadcasting dla i1 z DAG1
 - BDCST9 zezwala na broadcasting dla i9 z DAG2


Normal-Word Space - Single Data - Broadcast

r0=dm(i1,m1);


-OR-

r0=pm(i9,m9);

Blok pamieci (0 or 1)




Kazdy z blokow pamieci:
Memory Block
0 lub Memory Block 1
moze byc uzyty
Kazda z magistrali
PM bus lub DM
bus moze byc uzyta




PM/DM Data Bus

PEy Register File



PEx Register File



- I1 points to normal word space in either block
- I9 points to normal word space in either block



Normal-Word Space - Dual Data - Broadcast

Przykład:

$r0=dm(i1,m1), r4=pm(i9,m9);$




Blok pamieci 0

Blok pamieci 1



$I9=0x40000$

$I1=0x50000$



- I1 points to normal word space in block 1
- I9 points to normal word space in block 0

ADSP-21161 Dostęp do pamięci: Long Word

•Adresowanie Long Word

- Dla słów dostępu do przestrzeni adresow Long word (lub opcji instrukcji Long word) 64 bity są dostępne dla/z sąsiednich rejestrów w tym samym register file (i.e. r0/r1)
- Parowanie rejestrów: r0/r1, r2/r3, .., r14/r15 (rejestry “neighbor” zawsze zaczynają się z parzystym rejestrem , i.e. r0 i r1 **NIE** r1 i r2)
- Transfery Long word [przestrzeń adresowa Long word lub ustawiona LW] zawsze dają wynik w transferze danych pomiędzy rejestrem jawnym i 32 LSBs i pomiędzy rejestrem (neighbor) niejawnym i 32 MSBs

ADSP-1161 Dostęp do pamięci: Long Word


•Opcje instrukcji Long-Word (LW)

- Po przetransponowaniu adresu, ten dostęp ustala typ funkcji dokładnie jak przestrzen adresowania Long word
- Dotyczy tylko dostępu do danych w przestrzeni normal-word ,wygląda jak: $r0 = dm(i0, m0) (lw);$
- Opcje long-word sa wazniejsze niz pozostale czynniki (SIMD, IMDWx)


Long Word Space - Single Data - SISD

Przykład:
 $r0 = dm(i0, m0);$


Blok pamieci 0




Blok pamieci 1




$I0 = 0x28000$



PEy Register File



PEx Register File



• $I0$ points to Long word space in block 1



Long Word Space - Dual Data - SISD

Przykład:

$r0=dm(i0,m0)$, $r4=pm(i8,m8)$;


Blok pamieci 0

Blok pamieci 1



$I8=0x20000$


$I0=0x28000$



PEy Register File



PEx Register File



- I0 points to Long word space in block 1
- I8 points to Long word space in block 0


Long Word Space - Dual Data - SIMD

Przykład:

$r0=dm(i0,m0)$, $r4=pm(i8,m8)$;


Blok pamieci 0

Blok pamieci 1



$I8=0x20000$

$I0=0x28000$



- $I0$ points to Long word space in block 1
- $I8$ points to Long word space in block 0

ADSP-21161 Dostęp do pamięci:zwiększona precyzja

- **Zwiększona precyzja VS. Normalna precyzja**

- Zwiększona precyzja ma 40-bity
- magistrale ADSP-21161 sa 64-bitowe, dlatego slowo ze zwiększono precyzja moze zostac przeslane kazda z nich w pojedynczym cyklu podczas gdy 2 slowa ze zwiększona precyzja bylyby transferem 80-bitowym
- maksymalnie 4 slowa danych o normalnej precyzji moga byc przeniesione z/do pamięci w cyklu a slowa ze zwiększona precyzja (kontrolowane przez IMDWx w SYSCON) tylko 2
- Dostęp do pamięci normalnych slow ze zwiększona precyzja za pomoca trybu SISD lub SIMD
- ustawienia IMDWx wpływaja tylko na dostęp normalnych slow do adresu

Dostęp do danych o różnej długości

Linie obu magistral nie muszą przesyłać słów o tej samej długości

• Szerokość słów podwójnych danych w trybie SISD

- architektura pamięci pozwala na mieszanie wszystkich kombinacji dual-data trybu SISD Short word, Normal word, extended precision Normal word, i dostępu Long word

• Szerokość słów podwójnych danych w trybie SIMD

- architektura pamięci pozwala mieszać słowa dual data Short trybu SIMD i dostęp Normal word - **L U B** - słowa extended precision Normal i słowa dostępu Long word
- ***żadne inne kombinacje słów podwójnej danej trybu dostępu SIMD są niedopuszczalne.***
- Symulator 21161 oznaczy niepoprawnie zmieszane słowa dual data trybu dostępu SIMD jako błąd

ADSP-21161 SIMD Model programowania

Dwie drogi programowania z SIMD


- **Multi-Channel Data Optimization**

- Całe funkcje lub programy są wykonywane na każdym przetwarzającym elemencie równolegle
- po drugie przetwarzanie jest wykonane w tym samym czasie
- PEx operuje na channel 1 a PEy operuje na channel 2
- wymaga dostępności równoległe dwóch kanałów danych
- Przykład: dwa kanały stereo audio -wykonaj filtrację na jednym kanale audio audio w PEx i równoległe wykonaj filtrację na drugim kanale audio w PEy

- **Single-Channel Data Optimization**

- głęboko zagnieżdzone bloki instrukcji, i.e., wewnętrzne petle, są wykonywane równoległe
- ta sama ilość przetwarzania jest zrobiona w połowie czasu
- nie może być zależności danych pomiędzy kolejnymi iteracjami wewnątrz petli, i.e., dane do pracy muszą być niezależne

Multi-Channel Data Optimization




Vector Dot Product sa
całkowicie wykonywane
tutaj dla kanału pierwszego

W tym samym czasie, używając SIMD, Vector Dot Product jest
całkowicie wykonywany tutaj dla kanału drugiego. PE_y i PE_x wykonują
pętle Vector Dot Product N-3 razy.

Przełożenie danych dla Multi-Channel Optimization

Dot Product Code: SIMD Enabled

$f8=f0*f4$, $f12=f8+f12$, $f0=dm(i0,m1)$, $f4=pm(i8,m9)$;



Optymalizacja danych Multi-Channel dla Vector Dot Product

```
#include "def21161.h"
.section/pm seg_pmco;

/* Inicjalizacja wskaźników */
B0 = INPUT_A_C; /* Przelozone macierze A i C */
L0 = 0;

B8 = INPUT_B_D; /* Przelozone macierze B i D */
L8 = 0;

M1=2; /* Linia zmodyfikowana, bylo; "M1=1;" dla SIMD fetch */
M9=2; /* Linia zmodyfikowana, bylo: "M9=1;" dla SIMD fetch */


/* Uruchomienie trybu SIMD */
bit set MODE1 PEYEN; /* Linia dodana zeby uruchomic tryb SIMD */
nop; /* Linia dodana dla MODE1 effect latency */

f0=dm(i0,m1), f4=pm(i8,m9); /* Fetching A[0]/C[0] over DM and B[0]/D[0] over PM */
f8=f0*f4, f0=dm(i0,m1), f4=pm(i8,m9);
f12=f0*f4, f0=dm(i0,m1), f4=pm(i8,m9);

lcntr=(N-3), do vecprod until lce; /* Vector product loop */
vecprod: f8=f0*f4, f12=f8+f12, f0=dm(i0,m1), f4=pm(i8,m9);

f8=f0*f4, f12=f8+f12; /* ostatnie mnozenie - accumulate */
f12=f8+f12; /* Last accumulate */
```

Single-Channel Data Optimization




Polowa liczby iteracji ,
 $n/2-3$, petli w Vector Dot
 Product jest wykonywana tutaj.

Pozostala polowa iteracji jest wykonywana tutaj. To ma miejsce
 rownolegle do the iteracji petli w PE_x. Uwaga: dane przepuszczone tutaj sa
 inne niz w PE_x. PE_y rowniez wykonuje sie $n/2-3$ razy.

Przełożenie danych dla Single-Channel Optimization

Dot Product Code: SIMD aktywowany(enabled)

$f8=f0*f4$, $f12=f8+f12$, $f0=dm(i0,m1)$, $f4=pm(i8,m9)$;



Optymalizacja danych Single-Channel dla Vector Dot Product

```
#include "def21161.h"
.section/pm seg_pmco;

/* inicjalizacja wskaznikow*/
B0 = INPUT_A;
L0 = 0;

B8 = INPUT_B;
L8 = 0;

M1=2;      /* Linia zmodyfikowana, bylo: "M1=1;" dla SIMD fetch */
M9=2;      /* Linia zmodyfikowana, bylo: "M9=1;" dla SIMD fetch */

/* uruchomienie trybu SIMD */
bit set MODE1 PEYEN; /* Linia dodana zeby uruchomic tryb SIMD */
nop; /* Linia dodana dla MODE1 effect latency */

f0=dm(i0,m1), f4=pm(i8,m9); /* Fetching A[0]/A[1] over DM and B[0]/B[1] over PM */
f8=f0*f4, f0=dm(i0,m1), f4=pm(i8,m9);
f12=f0*f4, f0=dm(i0,m1), f4=pm(i8,m9);

lcntr=(N/2-3), do vecprod until lce; /* Linia zmodyfikowana, bylo: "lcntr=(N-3)," dla wykonania trybu SIMD */
vecprod: f8=f0*f4, f12=f8+f12, f0=dm(i0,m1), f4=pm(i8,m9);

f8=f0*f4, f12=f8+f12; /* ostatnie mnozenie – accumulate */
f12=f8+f12; /* Last SIMD accumulate */

r8=s12; /* Linia dodana do pobrania czesciowej sumy z PEy doPEx */
f12=f8+f12; /* Linia dodana zeby polaczyc sumy czesciowe
```

ADSP-21161 Address Alignment

- **dyrektywa Assemblera .ALIGN**

- Wymusza wyrównanie adresu elementu instrukcji lub danych

- powinna być używana do przypisania wszystkich macierzy/list dla poprawnego dostępu.

- Pozwala żeby wszystkie tablice sub-64 bitowe były dostępne przez przestrzeń adresowa long-word , przez przestrzeń adresowa normal-word używając opcji LW , lub w trybie SIMD

- wszystkie macierze tego typu powinny być przypisane do 64-bitowego początkowego adresu.

- wywiera wpływ tylko na deklaracje kolejnej zmiennej

- używa wyrażenia: **.ALIGN wyrażenie;**

- Dla słów 32-bitowych, użyj “.ALIGN 2;” dla słów 16-bitowych, użyj “.ALIGN 4;”.

- Przykład: żeby przypisać 32-bitową macierz nazwaną *buff_A* do 64-bitowego początkowego adresu, użyj następujących instrukcji:

```
.SECTION/DM          seg_dmda;  
.ALIGN                2;  
.VAR                  buff_A[N];
```

Flagi statusu ADSP-21161

Sa dwa ustawienia flag statusu:

- dla PEx: ASTATX STKYX
- dla PEy: ASTATY STKYY

Operacje warunkowe w trybie SIMD

- CONDITIONAL COMPUTE(obl. warunkowe): niezależne obliczenie i wykonanie w PEx i PEy
 - CONDITIONAL DATA MOVES(war. przen. danych): niezależne obliczenie i wykonanie w PEx i PEy
 - CONDITIONAL BRANCHING: decyzje sa podejmowane przez iloczyn flag statusu
 - DO LOOPS(petle do) : wykonanie jest zalezne od iloczyny flag statusu

Przykład #3 programowania

LAB 13