Narzedzia sprzetowe

Sekcja 15

System oceny ADSP-21161N-EZLITE

- Autonomiczna Plyta wartosciowania ADSP-21161
- CD ROM
 - Zestaw wartosciowania VisualDSP Demo
 - Zawira bezterminowa licencje Demo VisualDSP++ (3.0)
 - IDDE, Kompilator C SHARC, Assembler, Linker, i Loader
 - Czolowy VisualDSP Debugger i Symulator SHARC
 - licencja Demo limit uzytkownikow do 5K pamieci programu (instrukcje i/lub dane)
 - Manual uzytkownika, Schematic, BOM, Demos
- Akcesoria
 - Kable USB
 - Zasilacz

Wlasciwosci ADSP-21161N EZ-KIT-LITE

- ADSP-21161N SHARC DSP praca na 100 MHz
- Pamiec
 - 1 M-bit (pamiec on-chip)
 - 1M x 48 SDRAM praca na 100 MHz
 - 512K x 8-bit pamiec Flash
- Mikrokontroler Cypress CY7C6403 EZ-USB z portem interfejsu JTAG
- AD1836 Codec (24-bit, 96 kHz, 4 ADCs, 6 DACs)
- AD1852 Stereo DAC (24-bit, 96 kHz)
- Crystal CS8414 24-bit, odbiornik 96 kHz SP/DIF
- 1 Stereo Microphone I/P Jack, 1 Line-In RCA I/P Jack, 8 RCA O/P Jacks, wejscie Optical/RCA do wejscia cyfrowego audio
- EZ-ICE JTAG zlacze emulacji
- Zlacza rozbudowujace (EP, SPORTs, Link Ports)
- 6 LEDow wyjsciowych, 4 wejsciowe przyciski FLAG, 3 przyciski IRQ

21161 EZ-KIT Lite

Schemat blokowy



ADSP-21161N EZ-KIT-LITE



ADSP-21161 EZ-KIT Lite Programy demonstracyjne

- Talk Through: Podstawowy 1836 codec audio Assemblera i C
- Drum Machine Demos: odtwarza poglos z probkami tablicy ksztaltow uzywajac Timera i funkcji generatora losowego brzeku
- FFT: rzeczywisty w czasie wykres wijsciowego widma audio
- SIMD FIR: przyklady pojedynczych i wielokanalowych gorno/dolnoprzepustowych filtrow FIR
- SIMD IIR Graphic Equalizer w C
- Pluck ("Stairway"): oparta na C synteza ciagow muzycznych
- Peter Gunn Theme: Assemblerowa synteza ciagow muz.
- Carnival Song: synteza muzyczna przez szeregowa aproksymacje fali sinusoidalnej Taylor'a
- Przyklady syntezy AM/FM
- Efekty audio (znieksztalcenia, opoznienie/echo, opznienia pogolsu, chor, tremolo, wibracje)

ADSP-21161 EZ-KIT-Lite USB Debugger

• Wlasciwosci Debuggera VisualDSP++:

- Debugowanie z poziomu C i Assemblera
- Wykonanie z pelna predkoscia
- Pojedynczy krok
- Programowe punkty wstrzymania
- Podglad i modyfikacja rejestrow i pamieci
- Wyrazenia
- Okno wykresu pamieci z ciagla aktualizacja
- Standardowe funkcje IO, np. printf(), itp. (nie czasu rzeczywistego)

Wewnetrzne Emulatory (ICE)

Wewnetrzne Emulatory

- Umozliwiaja debuggowanie na poziomie hardware'u
- Wspomagaja wiekszosc wlasciwosci uruchamiania co Symulator
- Dostep do systemu TigerSHARC poprzez szeregowy JTAG interfejs
- Dzialanie nie-ingerencyjne
- Rozlegly zakres punktow wstrzymania programowych i sprzetowych
- Wsparcie multiprocesora
- Srodowisko VisualDSP Debugging
- Wsparcie poziomu debuggowania zrodel C/C++
- ICE Hardware
 - PCI -- HPPCI-ICE™
 - USB -- USB-ICE & HP USB-ICE
- Sterowniki oprogramowania ICE dolaczone sa do VisualDSP++
 - Pelna wersja

HPPCI-ICE

Emulator PCI dla Analog Devices JTAG DSP

Nowy wysokiej jakosci emulator PCI oferuje predkosc przesylania kodu do 2.2 MB/sec z taktowaniem JTAG piec razy szybszym niz jego poprzednia wersja z taka sama zdolnoscia do zamiany danych czasu rzeczywistego z hosta do aplikacji docelowej. Emulator PCI daje mozliwosc rozwiazania szybkiej emulacji dla Analog Devices (ADI) JTAG DSP najwyzszego poziomu.

Nowy wysokiej jakosci emulator PCI sklada sie z ekranowanego uchwytu i kabla umozliwiajacego uruchomienie interfejsu we wszystkich ADI JTAG DSP. Emulator HP PCI automatycznie wykrywa napiecia 1.8V, 2.5V, 3.3V i 5.0V wskazywane na wyswietlaczu LED. Kable ciagnie sie przez 6 stop od hosta PC do uchwytu emulatora, i 1 stope od uchwytu do docelowego DSP. Nowy bardzo dlugi kabel ciagnacy sie do emulatora, umozliwia zmniejszenie nieporzadku w laboratorium sprzetowym.



Numer Seryjny: ADDS-HPPCI-ICE

HPPCI-ICE

- Wlasciwosci:
 - Plug-n-Play, weryfikacja zgodnosci PCI 2.2
 - Pomoc multiple emulator
 - Wspomaganie napiecia wielo-DSP I/O
 - Zgodnosc i tolerancja 1.8V, 2.5V, oraz 3.3V
 - 5V tolerant and 3.3V compliant for 5V DSPs
 - Praca zegara JTAG do 50 MHz
 - Wsparcie multiprocesora
- Wymagania systemu:
 - Windows® 98, Windows NT, Windows 2000, lub Windows XP
 - Procesor Intel (lub porownywalny) 166MHz
 - Monitor VGA i karta video color
 - 50MB miejsca na dysku
 - 32 MB RAM
 - Jeden dostepny slot PCI

Emulator USB oraz Wysokiej jakosci emulator USB

Ekonomiczny emulator USB oraz wysokiej szybkosci wysokiej jakosci (HP) emulator USB umozliwiaja przenosne, nie-ingerencyjne rozwiazania debuggowania dla procesorow ADI JTAG i DSP. Te latwe w obsludze emulatory USB spelniaja funkcje emulacji szerokiego zakresu, wlacznie z krokowym i pelnej predkosci wykonaniem z pre-definiowanymi breakpoint'ami, i podgladem i/lub zmiana zawartosci rejestrow i pamieci. Emulatory USB i HP USB umozliwiaja uzytkownikowi komunikacje ze wszystkimi procesorami ADI JTAG uzywajacymi pelnej predkosci USB 1.0 lub szybkich USB 2.0 portow hosta PC. Aplikacje i dane moga byc latwo (i szybko, gdy emulator HP USB polaczony jest z portem high speed USB 2.0 hosta PC uzytkownika) testowane i przekazywane pomiedzy emulatorami i oddzielnie dostepnym srodowiskiem VisualDSP++[™].



Numery seryjne:

USB-Based Emulator – ADDS-USB-ICE

HP USB-Based Emulator – ADDS-HPUSB-ICE

USB-Based Emulator and HP USB-Based Emulator - Features

- Pomoc do wszystkich procesorow ADI JTAG i DSP
- Wspomaganie napiecia I/O milti procesorow i DSP I/O z automatycznym wykrywaniem
 - zgodnosc i tolerancja 1.8V, 2.5V, i 3.3V
 - tolerancja dla 5V i zgodnocs 3.3V dla procesorow 5V i DSP
- Wspomaganie multiprocesora
- Zlacze 14-pin JTAG
- 3-metrowy kabel USB do celow trudnodostepnych
- Poswiadczenie CE
- USB-Based Emulator Zlacze i interfejs USB pelnej predkosci
- *HP USB-Based Emulator* –Zlacze i szybki interfejs USB 2.0 (kompatybilne z interfejsem USB 1.0 pelnej predkosci)
- *HP USB-Based Emulator* JTAG clock operation up to 50 MHz

Konfigurowanie ICE

Konfiguracja JTAG ICE

- Konfiguracja priorytetu ICE
- Identyfikacja platformy procesora w konfiguracji ICE
- Ustawienie typu ICE (np. HPPCI, itp)

Konfiguracja JTAG ICE Okno dialogowe Platform Templates

🍄 VisualDSP ICE	E Configurator				
	Platform Templates			Platforms:	
С <u>о</u> ру	EZ-Kit ADSP-21061 EZ-Lab ADSP-21060 EZ-Lab ADSP-21062 EZ-Lab ADSP-21065L ADSP-21061 EZ-KIT Lite via COM port ADSP-21061 EZ-KIT Lite via COM port ADSP-21061 EZ-KIT Lite via Apex ADSP-21060 EZ-KIT Lite via Apex ADSP-21062 EZ-KIT Lite via Apex ADSP-21065L EZ-KIT Lite via Apex ADSP-21160 EZ-KIT Lite via Apex ADSP-21161 EZ-KIT Lite via Apex ADSP-21161 EZ-KIT Lite via Apex ADSP-8F535 EZ-KIT Lite via Apex ADSP-8F533 EZ-KIT Lite via Apex ADSP-2192-12 EZ-KIT Lite via Apex ADSP-2191 EZ-KIT Lite via Apex				New Modify Delete
		<u>o</u> k	<u>C</u> ancel		

Konfiguracja JTAG ICE Okno dialogowe Platform Properties

Platform Properties		? ×
Platform	Devices	
N <u>a</u> me: My21161Target	Devices listed in sequential order from TD0 to TDI	
Type : Apex-ICE	TD0 Device #0 <u>N</u> ew	
	<u>M</u> odify	
Description:	Delete	
My 21161 Target for APEC ICE		
	Up	
Base Address (Hex): 340	TDI	
	OK Cancel	

Konfiguracja JTAG ICE Okno dialogowe Device Properties

Device Properties 🛛 🔋 🗙		Devi
Device Properties		
Name: DSP0		
Type: ADSP-21161		
JTAG Instruction Register <u>W</u> idth: 5		
Description:		
Initial Reset on Startup		
OK Cancel		
	Device Properties ? × Device Properties Name: DSP0 Image: Image: Image: DSP0 Image: Image: Image: DSP0 Image: Image: Image: DSP0 Image:	Device Properties Device Properties Name: DSP0 Iype: ADSP-21161 JTAG Instruction Register Width: 5 Description: 5 Image: Initial Reset on Startup 0K Cancel

Device Properties ?>	<						
Device Properties							
Name: CPLD							
Type: unknown							
JTAG Instruction Register <u>W</u> idth: 11	JTAG Instruction Register <u>W</u> idth: 11						
Description:							
Initial Reset on Startup							
OK Cancel							

Konfiguracja JTAG ICE Okno dialogowe Platform Properties

Platform Properties			? ×
Platform	-Devices-		
N <u>a</u> me: My21161Target	De	vices listed in sequential order from TD0 to TDI	
Type : Apex-ICE	TD0	CPLD DSP0 DSP1	New Modify
Description:			Delete
			Up
Base Address (Hex): 340	TDI		Down
	ОК	Cancel	

Konfiguracja JTAG ICE Okno dialogowe Platform Templates

😵 VisualDSP ICE	Configurator				
	Platform Templates		Platfo	orms:	
С <u>о</u> ру	EZ-Kit ADSP-21061 EZ-Lab ADSP-21060 EZ-Lab ADSP-21062 EZ-Lab ADSP-21065L ADSP-21061 EZ-KIT Lite via COM port ADSP-21065L EZ-KIT Lite via COM port ADSP-21061 EZ-KIT Lite via Apex ADSP-21060 EZ-KIT Lite via Apex ADSP-21065L EZ-KIT Lite via Apex ADSP-21065L EZ-KIT Lite via Apex ADSP-21160 EZ-KIT Lite via Apex ADSP-21161 EZ-KIT Lite via Apex ADSP-21161 EZ-KIT Lite via Apex ADSP-8F535 EZ-KIT Lite via Apex ADSP-8F533 EZ-KIT Lite via Apex ADSP-2192-12 EZ-KIT Lite via Apex ADSP-2191 EZ-KIT Lite via Apex		My21161Target		<u>N</u> ew <u>M</u> odify <u>D</u> elete
		ок	Cancel		
		<u> </u>			

VisualDSP++ IDDE Okno dialogowe dla sesji emulatora

🔒 New Session		? ×
Debug target: ADSP-21xxx Apex ICE Platform: My21161Target Session <u>n</u> ame: My21161Target	•	Multip <u>r</u> ocessor System: ☑DSP0 (ADSP-21161) ☑ DSP1 (ADSP-21161)
	ОК	Cancel

Pomoc ICE Multiprocesora

- SHARC VisualDSP++ umozliwia:
 - Wybor kart indeksowych SHARC
 - Breakpoint moze spowodowac wstrzymanie dowolnego SHARC
 - Dzialanie jednoczesnie dowolnego SHARC
 - Uruchmienie jednoczesnie dowolnego SHARC

GUI multiprocesora

Analog Devices VisualDSP Debugger (Dbg Target:DUAL ADSP-2106	2 DFAE ADSP-21xxx JTAG Emulator)	▝▋▁ <mark>╱</mark> ▌⋈⋽⋎⋸⋈ <mark>⋞</mark>
Image: Second for the second seco	₩ C+	
<pre>> PO: PRIMES.C</pre>	<pre>PO: Disassembly</pre>	P1: System Control Registers SYSCON 00000010 SYSTAT 00000012 srst 0 indw0 0 hstm 0 dypd 0 bsc 0 indw1 0 bsyn 1 vipd 0 iivt 0 bhd 0 idc 0 hps 0 iivt 0 bhd 0 idc 0 hps 0 hmswf 0 ebpr 0 VIRPT: 00 020014 hpfls 0 hmsdr 0 dcpr 0 ELAST FFFFFFF MSGR 00022205 ELAST FFFFFFF MSGR1 0002005 WAIT 21AD6B5A m s mSGR4 00220201 pageis 0 eblv: 2 6 MSGR4 00220201 pageis 0 eblv: 2 6 MSGR7 00E20121 masvs 1 eb2w: 2 6 MSGR7 00E20225 ubw: 2 6 ubw: 2 6 ubw: 2 6 idscr 1
<pre>> P1: PRIMES.C</pre>	▶ P1: Disarsembly main [00020110] modify (i7, 0xfffffe6); [00020111] dm(0xfffffe5, i6)=r3; [00020112] dm(0xfffffe5, i6)=r5; [00020113] m(0xfffffe7, i6)=r10; [00020113] dm(0xfffffe7, i6)=r10; [00020113] dm(0xfffffe9, i6)=r2; ** ** [00020117] i5=i6; [00020110] [00020117] i5=i6; [00020110] [00020111] i5=i6; [00020110] [00020111] i5=i6; [00020110] [00020111] i5=i6; [00020120] [00020111] i5=i6; [00020121] [00020121] i6=jung (pc. 0x24); [00020123] i6=jung (pc. 0x12); [00020125] i6=jung (pc. 0x12); [00020125] i6=jung (pc. 0x12);	P1: Active Register File R0 000000200 R8 0002811C00 R1 000202E00 R9 F6FFFF700 R2 000000000 R10 000025700 R3 000000200 R1 FFE7FF700 R4 000000200 R12 0002EFF00 R5 000000000 R1 FFE7FF700 R5 000000000 R1 & EFPFF7F00 R7 3E3CF15B00 R15 FFEFF7700
X X		P1: Halted 20117 NUM
😭 Start 🛛 🏹 🚑 🔄 🔕 🖉 Control Panel 🛛 🕞 VisualDSP Ir	tegrated Dev	10:30 AM

Ladowanie multiprocesora

<mark>≫ Analog Devices VisualDSP Debugger (Dbg Target:DUAL ADSP-2106:</mark> Elle <u>S</u> ession <u>V</u> iew <u>R</u> egister <u>M</u> emory <u>D</u> ebug Settings <u>W</u> indow <u>H</u> elp	DFAE ADSP-21xxx JTAG Emulator)		19 🖉 🗐 💶 🛛
<u>▶</u> ₩₩ ₽₽ ₩ ₩₩ ₽₽ ₩ ₩₩ ₽ ₽₽₽₽			
P0: Active Register File R0 000000300 R8 0002EFBF00 R1 0000224200 R9 FFFFFFF00 R2 0000271000 R10 000001EF00 R3 000004900 R11 FFFFFFF00 R4 000024200 R12 0002EFBF00 R5 FFFFFFF00 R13 000001400 R6 000000000 R14 FFFFFFF00 R7 FFFFFFF00 R15 000000000	Load Multiprocessor Ptocessor Progr P0 C.VPr P1 C.VPr	Confirmation Image: Confirmation ram File Name Ogram Files Vanalog Devices \VisualDSP\21k\exam ogram Files \Analog Devices \VisualDSP\21k\exam OK	
P0: System Control Registers SYSCON 00000010 SYSTAT 00000012 srst 0 imdw0 0 hstm 0 dwpd 0 bsc 0 imdw1 0 bsyn 1 vipd 0 ivt 0 adrdy 0 crbm 1 hps 0 iwt 0 bhd 0 idc 0 hpm 1 msize 0 hmswf 0 ebpr 0 VIRPT: 00 020014 hpf1sh 0 dcpr 0 BMAX 0000 imgr 0 BCNT 0000 MSCR0 004A0000 MSGR0 004A0000 ELAST 24000000 MSGR2 IFPDEFFAD pagesz 0 eb0w: 2 6 MSGR3 FFDEFFAD pagesi 0 eb1w: 2 6 MSGR5 FEB6BFCF mmsws 1 eb2w: 2 6 MSGR7 FFDE6FEE ubw: 2 6 ubw: 2 6	<pre> P1: Disessembly [00020000] nop; [00020001] nop; [00020002] nop; [00020003] nop; [00020003] nop; [00020005] jump 0x20085; [00020006] nop; [00020007] nop; [00020007] nop; [00020008] incp; [00020008] ist clr model 0x1000; [00020019] ist=0x20080 (db); [00020011] jump 0x20080 (db); [00020013] jif=0x20080; (db); [00020014] bit clr model 0x1000; [00020015] jump 0x20080 (db); [00020016] dn(i7,m7)=i15; [00020018] bit clr model 0x1000; [00020014] bit clr model 0x1000; [00020016] dn(i7,m7)=i15; [00020018] bit clr model 0x1000; [00020014] bit clr model 0x1000; [00020016] dn(i7,m7)=i15; [00020014] bit clr model 0x1000; [00020016] dm(i7,m7)=i15; [00020014] bit clr model 0x1000; [00020016] dm(i7,m7)=i15; [00020014] bit clr model 0x1000; [00020016] dm(i7,m7)=i15; [00020018] bit clr model 0x1000; [00020018] bit clr model 0x1000; [00020018] bit clr model 0x1000; [00020014] dm(i7,m7)=i15; [00020014</pre>	<pre> PO: Disassembly [00020000] nop; [00020000] nop; [00020001] nop; [00020003] nop; [00020004] nop; [00020005] jump 0x20085; [00020005] jump 0x20085; [00020008] nop; [00020008] inde; [00020017] il5=0x280203; [00020014] bit clr model 0x1000; [00020015] jump 0x20080 (db); [00020015] jump 0x20080 (db); [00020018] bit clr model 0x1000; [00020018] bit clr model 0x1000; [00020018] bit clr model 0x1000; [00020014] dm(i7, m7)=i15; [00020014] dm(i7, m7)=</pre>	
Dutput (MP Status) P0) P1 /			
Heady	ices Visu	PU: Unknown	NUM

Menu Debug Multiprocesora



Wybor sprzetowych (danych) puktow wstrzymania

Hardware Breakpoints: DSP 0							
Data	Instruction	Other					
_ Data	Breakpoints-	•					
E.		Charles & Julies		E			
End	adie	Start Address	Ena Adaress	Exclusive	Mode		
	Breakpoint <u>1</u> :	FFFFFFF	00000000		Disabled		
Г	Breakpoint <u>2</u> :	FFFFFFF	00000000		Disabled		
					·		
- Global	Breakpoint Op	tions					
				at Chip Cour	at on Initializa	tion	
Sk	ip N Breakpoir	nt Eivents:		st anip cour	n on muaiza	uun	
	R	<u> </u>	E Rest	ore Skip Co	unt on Break		
AND All Breakpoints							
						Cancel	

Wybor sprzetowych (instrukcji) punktow wstrzymania

Hardware Breakpoints: I	DSP 0		
Data Instruction Othe	er)		
-Instruction Breakpoints			
Enable	Start Address	End Address	Exclusive
Ereakpoint 1:	FFFFF	000000	Г
🔲 Breakpoint <u>2</u> :	FFFFF	000000	
🔲 Breakpoint <u>3</u> :	FFFFF	000000	
🔲 Breakpoint <u>4</u> :	FFFFF	000000	
Global Breakpoint Options	3		
Skip N Breakpoint Ev	vents:	🔲 Reset Skip (Count on Initialization
		🔲 Restore Skip	Count on Break
		🔲 AND All Brea	akpoints
			OK Cancel

Wybor sprzetowych (innych) punktow wstrzymania

Hardware Breakpoin	ts: DSP 0				
Data Instruction	Other				
Other Hardware Br	eakpoints				
Enable	Start Address	End Address	Exclusive	Mode	
	FFFFF	000000	Γ	Disabled	~
<u>⊏ 1/0</u>	01FFFF	000000	Γ	Disabled	V
External Port	03FFFFFF	00000000	Γ	Disabled	7
– Global Breakpoint Op	itions				
Chie N Deselve si	-1 F	🗖 Res	et Skip Cour	nt on Initializal	iion
	nt Elvents: 1 • 1	🗖 Rest	ore Skip Co	unt on Break	
Jo Jo	J	🗖 AND	All Breakpo	pints	
			OK		Cancel

Dozwolone punkty przerwania sprzetowego

	Access Type								
	Core			DMA			Slave (MMS or Host)		
Typ breakpoint	Int.	Ext.	IOP	Int.	Ext.	IOP	Int.	Ext.	IOP
	RAM		Reg.	RAM		Reg.	RAM		Reg.
Dane DM (2-1)	Y	Y	Y						
Dane PM (1)	Y	Y	Y						
I/O (1)				Y			Y*		
Port zewn. (1)		Y			Y				
Instrukcja (4-1)	Y	Y	Y						

Adresy punktów przerwania wewnatrz pamieci wewnetrznej procesora musza byc "bazowymi" adresami pamieci wewnetrznej, nie utozsamione z adresem MMS.

Przypadki zawieszenia rdzenia

ICE wymaga kontroli rdzenia SHARC przy operacjach

- Dolaczenie do celu
- Zatrzymanie na zadanie uzytkownika
- Zatrzymanie w punkcie wstrzymania (breakpoint)
- Pojedynczy krok
- Zawieszenie rdzenia moze byc spowodowane przez Sport, Link, Bufor EP i dostep do lokalizacji zewnetrznego portu

R0=DM(4); //Powoduje zawieszenie jesli bufor EPB0 jest pusty

Zawieszenie rdzenia przy dostepie do bufora IOP



- Tego typu zawieszenie rdzenia wystepuje gdy:
 - Rdzen zapisuje do *Full* Sport, Link, lub bufora EP
 - Rdzen czyta z *Empty* Sport, Link, lub bufora EP

Zawieszenie rdzenia przy dostepie portu zewnetrznego

Core Ha	ng Detected	l on dsp_a		
⚠	Visual DSP ha in a hung state additional info	is detected that e. See the desc imation.	the processor c cription below for	ore is
The pr acces: /HBR bus ma softwa the pro	ocessor core is s to external me = 0, ACK = 0 or aster. If the prov re reset may be ocessor core.	hung at PC:0x0 mory. Typical o the DSP may n cessor does not the only way to	20088 due to auses for this ar tot be the curren t clear itself, a regain control c	e t of
	Exit	Wait	Reset	

- Wystepuje gdy pojawi sie Rdzen Odczyt/Zapis Adresu Portu Zewnetrznego oraz ktorakolwiek z sytuacji:
 - piny ACK or SBTS sa w stanie niskim
 - inny SHARC jest Szyna Master
 - Host jest Szyna Master

•ICE musi zresetowac procesor w celu wymuszenia czystego zawieszenia

Narzedzia sprzetowe - cwiczenia

21161 EZ-KIT Lite / JTAG ICE Cwiczenie 1 Mrugajacy LED

Napisz program na plytke 21161 EZ-KIT Lite, ktory bedzie mrugal flag6 i flag8 LEDow 1 raz na sekunde. Uzyj timera i flag pinow wyjsciowych. Utworz plik uruchomieniowy i uzyj emulatora do wgrania kodu na plytke 21161 EZ-KIT lite.

Warianty programu:

- A) Napisz program zamiennie zapalajacy dwa LEDy na plytce EZ-KIT Lite z czestosliwoscia 1 Hz.
- B) Uzyj push-button do zmiany czestosliwosci zapalania.
- C) Uzyj push-button do *ustawienia* czestosliwosci. Nacisnij push-button przy czestotliwosci z jaka chcesz aby LEDy swiecily.

Cwiczenia 2 i 3

- Cwiczenia 2 i 3 wykorzystuja wielokanalowy audio codec AD1836.
 - Przekazywanie glosu
 - Echo/Opoznienie

Interfejs AD1836 Audio

- AD1836 jest wysokiej jakosci, jedno-chipowym CODEC'iem dostarczajacym 2 stereo I²S ADC i 3 stereo I²S DAC
- AD1836 ADCs/DACs obslugujacy slowa danych 24-bitowe i 96 kHz probkowania spelnia najnowsze wymagania wysokiej jakosci audio.
- ADC i DAC posiadaja 105 dB wspolczynnik S/N i zakres dynamiczny (15 do 30 dB wyzsza jakosc sygnalu niz w codeck'ach komputerowych)
- AD1836 zawiera 6, niezaleznych regulatorow glosnosci sterowanych przez kompatybilny szeregowy port kontrolny SPI.
- Dedykowany interfejs Phillips I²S do wszystkich ADC i DAC
- Schemat TDM pozwala na latwy interfejs do SHARC uzywajac tylko 1 SPORT

Interfejs ADSP-21161/AD1836 Szeregowego TDM



Port Kontrolny AD1836 SPI laczony z portem ADSP-21161 SPI

- ADSP-21161 zawiera port SPI.
- ADSP-21161 jest programowany jako urzadzenie SPI Master



Protokol AD1836/ADS-21161 TDM



= Szare pola wskazuja na konwersje wewnetrznych zrodel do AD1836

FS2 (TVD2) nie polaczony w trybie wielokanalowym

Dla 21161, zegary szeregowe sa wewnetrznie podlaczone w trybie wielokanlowym.

Bufor SPORT0 Odbioru DMA

rx_buf0a[8]

rx_buf + Internal_ADC_L0	0
rx_buf + Internal_ADC_L1	1
rx_buf + AUX_ADC_L0	2
rx_buf + AUX_ADC_L1	3
rx_buf + Internal_ADC_R0	4
rx_buf + Internal_ADC_R1	5
rx_buf + AUX_ADC_R0	6
rx_buf + AUX_ADC_R1	7

```
Timeslot #
          .segment /dm dm_codec;
          .var rx_buf0a[8]; //
          Bufor SPORTO
          odbioru DMA
          .endseg;
          /*Def. AD1836 TDM Timeslot */
          #define Internal ADC L0 0
          #define Internal ADC L1 1
          #define AUX_ADC_L0
                                 2
          #define AUX_ADC_L1
                                 3
          #define Internal ADC R0 4
          #define Internal ADC R1 5
          #define AUX ADC R0
                                 6
          #define AUX ADC R1
                                 7
```

Bufor SPORT2 Transmisji DMA

tx_buf2a[8]

tx_buf2a + Internal_DAC_L0	0
tx_buf2a + Internal_DAC_L1	1
tx_buf2a + Internal_DAC_L2	2
tx_buf2a + AUX_DAC_L0	3
tx_buf2a + Internal_DAC_R0	4
tx_buf2a + Internal_DAC_R1	5
tx_buf2a + Internal_DAC_R1	6
tx_buf2a + AUX_DAC_R0	7

Timeslot #

.segment /dm dm_codec;
<pre>.var tx_buf2a[8]; // Bufor SPORT2 transmisji DMA</pre>
.endseg;
/*Def. AD1836 TDM Timeslot*/
<pre>#define Internal_DAC_L0 0</pre>
<pre>#define Internal_DAC_L1 1</pre>
<pre>#define Internal_DAC_L2 2</pre>
<pre>#define AUX_DAC_L0 3</pre>
<pre>#define Internal_DAC_R0 4</pre>
<pre>#define Internal_DAC_R1 5</pre>
<pre>#define Internal_DAC_R2 6</pre>
<pre>#define AUX_DAC_R0 7</pre>

Tworzenie lancucha TCB SPORT0&2 DMA (automatyczna transmisja do D0A & D2A)

Deklaracja zmiennych **TCB:**

.var rcv0a_tcb[8]=0,0,0,0,rcv0a_tcb+7,8,1,rx_buf0a; /* odbiorczy tcb SPT0 */
.var xmit2a_tcb[8]=0,0,0,0,xmit2a_tcb_7,8,1,tx_buf2a; /* nadawczy tcb SPT2 */



Struktura obslugi wywolania SPORT0 SR & DSP



Interfejs oprogramowania AD1836 Codec (1)

- Szeregowe Porty 0 & 2 oraz AD1836 sa inicjowane poprzez wywolanie "AD1836_Codec_Initialization" w "211xx\161\Talkthru\AD1836_initialization"
 - Wybierany jest wspolczynnik probkowania AD1836 (domyslnie 48KHz)
 - AD1836 (wybor wejsciowego jack'a mic oraz zworki JP11 ustawione na mic)

"

- Sport 0 i SPORT2 ustawione do ramki 8 Kanalowego TDM
- DMA TCB ustawione na Sport 0 RX DMA do "rx_buf0a [8]"
- DMA TCB ustawione na Sport 2 TX DMA z "tx_buf2a[8]

Interfejs oprogramowania AD1836 Codec (2)

Zoacz przyklad \211xx\workshop\talkthru "talkthru.asm"

- Sport 0 w konfugiracji odbiornika, Przerywa kazdy okres probkowania i skacze do "process_audio"
- Przetwarzanie probek codec'a moze byc wykonane wewnatrz funkcji lub procedury poprzez wywolanie "process_audio" w pliku talkthru.asm.

• Przyklad przekazywania:

process_audio:

r0 = DM(Left_Channel_In0); /* pobierz probke wejsciowa lewego ADC0 AD1836 */ DM(Left_Channel_Out0) = r0; /* wyslij lewa probke do AD1836 DAC0 */

• Przetwarzanie moze byc wykonane na r0 przed przekazaniem na wyjcie.

Konwersja próbek AD1836 24-bitowego z/na 32-bitowe IEEE zmiennopozycyjne

- Obliczenia na typach zmiennopozycyjnych wymagaja konwersji na probki ADC/CA staloprzecinkowe
- Wartosci zmiennoprzecinkowe sa ponadto skalowanedo zakrsu +/-1.0 za pomoca konwersji integer na float (f0 = float r0 by r1)...

```
/* skalowanie próbek do zakresu +/-1.0 */
r1 = -31;
r0 = DM(Left Channel In0); /* pobranie próbki z kanalu lewego ADC0 AD1836 */
r2 = DM(Right Channel In0);
                             /* pobranie próbki z kanalu prawego ADCO AD1836 */
f0 = float r0 by r1;
                              /* konwersja na typ zmiennopozycyjny */
f2 = float r2 by r1;
/* wstawienie algorytmu przetwarzania zmiennopozycyjnego */
call (pc, dsp_float_algorithm);
                              /* skalowanie wyniku spowrtoem do MSB */
r1 = 31;
r0 = fix f0 by r1;
                              /* konwersja powrotna na typ staloprzecinkowego */
r2 = fix f2 by r1;
DM(Left_Channel_Out0) = r0; /* wyslanie lewego wyniku do lewego DAC0 AD1836*/
DM(Right Channel Out0) = r2; /* wyslanie prawego wyniku do prawego DAC0 AD1836*/
```

EZ-KIT/Emulator Cwiczenie 2 Przekazywanie glosu i Echo

- 1) W jezyku assembler, uzyj programu TALKTHRU.ASM do probkowania swojego glosu zapisu do pamieci i odtworzenia glosu w glosniku. Wskazówki: Wejscie mikrofonu probkowane jest przez AD1836, ktory jest podlaczony do SPORT0 i SPORT2 w trybie wielokanalowym.
- 2) Zmodyfikuj napisany program przekazywania glosu aby utworzyc program echo. Uzyj buforow cyklicznych do symulacji linii opznienia echa. Utworz echo 1-sekundowe.

Mozliwosci:

- A) Dodaj sprzezenie zwrotne do programu echo.
- B) Sprobuj odluchac bufory cykliczne w roznych miejscach i podsumuj wyniki.
- C) W programie probkujacym glos, sprobuj odtwarzania probek bufora w odwrotnej kolejnosci.
- D) Sprobuj zmienic (zmodulowac) wspolczynnik odtwarzanych probek.